第4章锁相环的原理和应用课件

,单击此处编辑母版样式,单击此处编辑幻灯片母版样式,第二层,第三层,第四层,第五层,*,123,*,第4章锁相环的原理和应用2010,11/17/2024,1,123,第4章锁相环的原理和应用201010/10/2023,本章内容简介,本章介绍锁相环电路的组成、基本工作原理。讨论锁相环（PLL）电路的各种实际应用和电路。,锁相环将压控振荡器输出的频率和相位 “锁定”到输入参考源的频率和相位上。这种电子,伺服,环路无需线圈或电感，即可进行选频调谐和滤波，这正是微型固态电路所希望的。,11/17/2024,2,123,本章内容简介 本章介绍锁相环电路的组成、基本工作原理,锁相环的应用,其应用包括：倍频、频率合成、FM解调器、和音频解码等。,11/17/2024,3,123,锁相环的应用其应用包括：倍频、频率合成、FM解调器、和音频解,4.1.锁相环的组成,图1是基本锁相环电路的框图。PLL是由相位比较器（有时称为相位检波器）、低通滤波器（LPF）和线性压控振荡器（VCO）三部分组成。,线性压控振荡器,低通滤波器,相位比较器,fr,反馈,fo,误差,图 1,11/17/2024,4,123,4.1.锁相环的组成图1是基本锁相环电路的框图。PLL是由相,4.2.锁相环的原理,相位比较器将来自压控振荡的输出频率fo 并将其与外加参考频率fr作比较，产生一个与相位差对应的误差电压输出至低通滤波器。,11/17/2024,5,123,4.2.锁相环的原理 相位比较器将来自压控振荡的输出频率fo,误差电压经LPF滤波后馈入VCO 的控制输入端，这样就可使fo和fr之间的任何频率差减少相位差逐步恒定。这时，环路就称为被,锁定,了,即锁定状态。,11/17/2024,6,123,误差电压经LPF滤波后馈入VCO 的控制输入端，这样就可使,如果VCO 的频率在开始时低于输入参考频率，相应比较器的输出偏正。此正输出电压经滤波后加至VCO，强制VCO 的频率增加，直至 VCO的频率和相应与输人参考信号的频率与相应精确相同为止。,11/17/2024,7,123,如果VCO 的频率在开始时低于输入参考频率，相应比较器的,如果VCO的频率增加到高于输入参考频率，则发生与上述相反的过程。相应比较器的输出减少，使VCO 的频率降低，以锁定到与输入参考相同的频率上。,11/17/2024,8,123,如果VCO的频率增加到高于输入参考频率，则发生与上述相反的过,低通滤波器将相位检波器的输出滤波后转换成平滑的直流控制电压，是锁相环电路的重要组成部分。由于滤波器有一定的时间常数，所以PLL的锁定不是瞬时的，因而VCO的输出频率锁定在参考电压fo的平均值上，而不是锁定到即时值。这一特性利于将带噪声的输入参考频率形成,纯净,的输出频率。,11/17/2024,9,123,低通滤波器将相位检波器的输出滤波后转换成平滑的直流控制电压，,4.3.,锁相环的应用4.,3.1 频率倍乘,基本的PLL据图示于图1，输出信号频率锁定于输入频率的平均值，因此，输入频率与输出频率相同。而图2所示电路为又一种锁相环，其输出频率精确等于输入频率的十倍。因此，电路的作用又如频率倍乘器。,11/17/2024,10,123,4.3.锁相环的应用4.3.1 频率倍乘基本的PLL据图示,在图2的框图中，一个“计数器10”除十分频器插接在反馈环的VCO输出端和相应比较器的输入端之间。因此，相应比较器锁定在除十计数器的输出频率上，而不是 VCO的输出频率上。,低通滤波器,相位比较器,fr,fo,误差,图 2,计数器10,线性压控振荡器,11/17/2024,11,123,在图2的框图中，一个“计数器10”除十分频器插接在反馈环的V,这样，锁定条件就变为VCO的频率(fo)必须是输入参考信号频率(fr)的十倍，而电路的作用就是倍频系数为10的频率倍乘器。电路也可以倍乘任何数，不只是乘以十，只要在PLL反馈环中插入具有相应分频比的计数器即可。,11/17/2024,12,123,这样，锁定条件就变为VCO的频率(fo)必须是输入参考信号频,4.3.2 频率合成,PLL电路还可以用做精确的可编程频率合成器(见图3)相位比较器的参考输入频率fr是,频率精确固定,的1kHZ信号，此信号是由1MHZ晶体振荡器的输出被除1000计数器分频得到的。,低通滤波器,相位比较器,fr,fo,误差,图 3,可编程计数器,压控振荡器,计数器,1000,振荡器,1 MHZ,11/17/2024,13,123,4.3.2 频率合成PLL电路还可以用做精确的可编程频率合成,象频率倍乘电路那样，在反馈环中有一个计数器插接在VCO的输出端和相位比较器的输人端之间。但此电路是外部可编程的，所以，它具有100X至 1000 X之间的任何整数分频比。,由于此电路具有这一特点，故能产生或合成在 100kHZ至 1MHZ之间的稳定、精确频率，步距为1kHZ。在图3中的VCO电路至少应具有10至1的频率延伸范围，以复盖所需的频段。此外，频率步距对应于1kHZ的外接输入频率。,11/17/2024,14,123,象频率倍乘电路那样，在反馈环中有一个计数器插接在VCO的输出,4.3.3 CD4046 及其应用,4046 PLL锁相环电路:,一个小功率线性压控振荡器（VCO）,一个源极跟随器,一个齐纳二极管,二个相位比较器,4046 PLL锁相环电路组成框图如下：,11/17/2024,15,123,4.3.3 CD4046 及其应用 4046 PLL锁相环电,4.3.3.1.CD4046.pdf,11/17/2024,16,123,4.3.3.1.CD4046.pdf10/10/20231,4.3.3.2 VCO的应用,基本振荡器条件,VCOin=VDD ：Fmax=1/R1(C1+32pf),R1(10k-1M),VCOin=VSS：,Fmin=1/R2(C1+32pf),11/17/2024,17,123,4.3.3.2 VCO的应用基本振荡器条件10/10/20,键控移频(FSK),11/17/2024,18,123,键控移频(FSK)10/10/202318123,4.3.3.3 调频信号(FM)的解调,载频=10kHz,调制信号=400 Hz(音频),解调输出 Pin10,11/17/2024,19,123,4.3.3.3 调频信号(FM)的解调 载频=10,解调,11/17/2024,20,123,解调10/10/202320123,频率 电压转换(F V),11/17/2024,21,123,频率 电压转换(F V)10/10/2023,4.4.PLL锁相环电路分析,4.4.1 4046比较器I和II的特点,比较器I的特点是：两个输入信号的电平状态相异时(一个是高电平，一个是低电平)，输山信号为高电平：反之为低电平。当两个输入信号的相位差在0180 范围内变化时，的脉冲宽度也随着改变，由于的周期是，占空比()出随着改变。经低通滤波器后即可得到平均值电乐。与相位差成正比。,11/17/2024,22,123,4.4.PLL锁相环电路分析4.4.1 4046比较器I和,相位差0时；,相位差45时，,相位差90时，,相位差180时，,11/17/2024,23,123,相位差0时；10/10/202323123,比较器II是个由信号上升沿控制的网络，可接收任意占空比的输入信号。根据两信号频率的关系，有以下几种情况：,(1)输入信号频率大于3脚的输入信号频率，Vdd。,(2)输入信号频率小于3脚的输入信号频率，Vss。,(3)两信号频率相等，视二者的相移差而定，若输入信号超前，则Vdd；若输入信号滞后，则Vss。,(4)两信号频率相等，且相移差为零时，输出高阻状,11/17/2024,24,123,比较器II是个由信号上升沿控制的网络，可接收任意占空比的输,4.4.2 低通滤波器 LPF,4046采用型压控振荡器，输入控制电压控制对象充、放电的电流o，实现对压控振荡器振荡频率的控制。,11/17/2024,25,123,4.4.2 低通滤波器 LPF4046采用型压控振荡器,当Vd小开启电压时，Id有最小值，VCO维持最低频率振荡。若电路中不接R2，电路将停振，Fmin0.,当Vd=Vdd时，Id有最大值，这时C1将以最快的速度充、放电，使振荡频率为最高。,当Vd介于开启电压与Vdd之间时，压控振荡器输出频率F2与Vd有良好的线性关系，线性度达0.30.9。,设Vdd15V，R110，R2开路，C1100p，则F2max1.38MHz。,11/17/2024,26,123,当Vd小开启电压时，Id有最小值，VCO维持最低频率振荡。若,4.4.3 线性压控振荡器 VCO,当Vd介于开启电压与Vdd之间时，压控振荡器输出频率F2与Vd有良好的线性关系，线性度达0.30.9。,设Vdd15V，R110，R2开路，C1100p，则F2max1.38MHz。,一般4046的最高工作频率为1.2MHz。选Vdd低一些，要降低一些，但线性度提高。,11/17/2024,27,123,4.4.3 线性压控振荡器 VCO当Vd介于开启电压与Vd,4.4.4 锁相环的外围元件,通常取，大于，如果要求VCO的F2min，就必须使12脚开路.,减小C1的电容值可以提高F2max，但C1的数值不得低于20p，以免因充电不足而停振。,C2的数值不能太小，否则当R2开路时F2min降不到零，而是维持几十赫兹的低频振荡。,11/17/2024,28,123,4.4.4 锁相环的外围元件通常取，大于，如果,其原因是：控制电压Vd的波形中伴有幅度较大的低频自激振荡，致使失控这时需要适当增大的电容值，即可滤掉低频干扰，使恢复成平滑变化的直流电压。,11/17/2024,29,123,其原因是：控制电压Vd的波形中伴有幅度较大的低频自激振荡，致,4.4.5 线性放大及整形电路,Pin14 之后有一个线性放大及整形电路A1，可把100mv左右的微弱输入信号变成方波或脉冲信号送至相位比较器。,11/17/2024,30,123,4.4.5 线性放大及整形电路Pin14 之后有一个线性放大,4.4.6 跟随器,跟随器把的输出电压送到10脚做解调用。,11/17/2024,31,123,4.4.6 跟随器跟随器把的输出电压送到10脚做,4.4.7 齐纳稳压管,齐纳稳压管的稳压值约5v，在与电路匹配时作为辅助稳压电源。,11/17/2024,32,123,4.4.7 齐纳稳压管齐纳稳压管的稳压值约5v，在与,4.4.8 信号的反馈流程,输入相位差输出,反馈,11/17/2024,33,123,4.4.8 信号的反馈流程10/10/202333123,该系统使压控振荡器的频率向输入信号频率靠拢，两频率差迅速减小，直至21。这时两个信号的频率相同，而相位差恒定(同步)，这称为相位锁定。所谓锁相，就是自动地实现相位同步。能使两个电信号的相位保持同步的闭环系统叫锁相环。这相位锁定过程也被称作“捕捉”过程。能够最终锁定的初始频差，叫做锁相环的“捕捉范围”。当锁相环被锁定在输入频率时，它就能在一定的频率范同内自动跟踪的任何变化，此频率范围叫做“锁定范围”。,11/17/2024,34,123,该系统使压控振荡器的频率向输入信号频率靠拢，两频率差,锁相环在具体应用时非常灵活。如果要求与保持比例关系或差位差值关系，可在脚与3脚之间插入一个运算器，如除法器、乘法器、加法器、减法器，使加到比较器的频率分别,2，,2，,F2，,2,11/17/2024,35,123,锁相环在具体应用时非常灵活。如果要求与保持比例关系或,例如，对于超外差式接收机，要求其本振频率总比电台频率高465kHz，可加一级减法器，使22465，再与进行相位比较。,11/17/2024,36,123,例如，对于超外差式接收机，要求其本振频率总比电台频率高465,其他信息,4046 CMOS PLL 锁相环电路.pdf,CMOS电路