数字基带信号的码型课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,主要内容,1、数字基带信号的码型设计原则,2、二元码,3、三元码,4、多元码,主要内容1、数字基带信号的码型设计原则,1,数字基带信号：,未经调制的电脉冲信号所占据的频带通常从直流和低频开始，因而称为数字基带信号。,数字基带传输系统：,基带传输系统是指不使用调制和解调装置而直接传输数字基带信号的系统。即在发端，首先将源符号进行信源编码；之后根据信道状况，选用一定码型及波形代表各编码符号，构成数字基带码流；最后进入基带信道进行数字传输。,信道信号形成器,信道,接收,滤波器,抽样,判决器,基带脉冲,输入,干扰,基带脉冲,输出,相关概念,数字基带信号：未经调制的电脉冲信号所占据的频带通常从直流和,2,9.1.1 数字基带信号的码型设计原则,1、不含直流，且低频分量尽量少；,2、码型变换过程对任何信源都具有透明性；,3、便于从基带信号中提取位定时信息；,4、具有内在的检错能力；,5、避免误码扩散（误码增殖）；,6、尽量减少基带信号中的高频分量；,7、译码设备应尽量简单,9.1.1 数字基带信号的码型设计原则1、不含直流，且低频,3,9.1.2 二元码,1.单极性非归零码,2.双极性非归零码,3.单极性归零码,4.差分码,5.数字双相码,6.传号反转码(CMI码),7.密勒码(延迟调制码),8.5B6B码,常见的几种二元码：,9.1.2 二元码常见的几种二元码：,4,1.单极性非归零码,编码规则：,信号脉冲的低电平和高电平分别表示二进制代码“0”和“1”。,特点：,电脉冲之间无间隔，极性单一，易于用TTL、CMOS产生。,缺点：,有直流分量，,不能直接提取同步信号。,1.单极性非归零码编码规则：,5,2.双极性非归零码,编码规则：,信号脉冲的正、负电平分别表示二进制代码“1”和“0”，当“0”、“1”符号等可能出现时无直流分量。,特点：,恢复信号的判决电平为零值，因而不受信道特性变化的影响，抗干扰能力也较强。,2.双极性非归零码编码规则：,6,3.单极性归零码,归零波形：,电脉冲宽度小于码元宽度，每个电脉冲在小于码元长度内总要回到零电平。,编码规则：,发送“1”时在整个码元期间高电平只持续一段时间，在码元的其余时间内返回到零电平。,特点：,可以直接提取定时信息。,3.单极性归零码归零波形：电脉冲宽度小于码元宽度，每个电脉冲,7,上述三种二元码的小结：,1、频率谱中含有丰富的低频乃至直流分量；,2、当信息中出现连“0”或连“1”的时候，由于信号中不出现跳变，因而无法提取定时信息；,3、不具备内在的检测错误能力。,上述三种二元码的小结：1、频率谱中含有丰富的低频乃至直流分量,8,4.差分码,编码规则：,二进制信号“1”、“0”分别用电平跳变或不变表示。以电平跳变表示“1”，则称为传号差分码。以电平跳变表示“0”，则称为空号差分码。,由于差分码中只具有相对意义，所以又称相对码。,特点：,可以消除设备初始状态的影响，在相位调制系统中可用于解决载波相位模糊问题。,4.差分码编码规则：二进制信号“1”、“0”分别用电平跳变或,9,5.数字双相码,编码规则：,用一个周期的方波表示二进制信号“1”，而用它的反相波形表示“0”,。,特点：,频谱中存在很强的定时分量，不受信源统计特性的影响，而且不存在直流分量。这些优点是用频带加倍来换取的。,5.数字双相码编码规则：用一个周期的方波表示二进制信号“1”,10,6.传号反转码（CMI）,编码规则：,二进制信号中的“1”交替地用“11”和“00”表示；“0”码则固定地用“01”表示。,特点：,没有直流分量；有频繁出现的波形跳变，便于恢复定时信号；而且具有检错能力。,6.传号反转码（CMI）编码规则：二进制信号中的“1”交替,11,7.密勒码,编码规则：,用码元周期中点出现跳变表示“1”，否则表示“0”；但当出现连续“0”时，则在前一个“0”结束（后一个“0”开始）时出现电平跳变。,特点：,Miller码脉冲宽度最大为两个码元周期，最小为一个码元周期，可以检测传输误码或线路故障。,7.密勒码编码规则：用码元周期中点出现跳变表示“1”，否则表,12,8.5B6B码,编码规则：,每5位二元输入信息被编码成一个6位二元输出码组。（牺牲有效性，换取可靠性）,6位码组选取方法：,1、为了符合“尽量无直流”的原则，尽量使6位码组中“1”与“0”的个数相等；,2、对于那些“0”、“1”个数不相等的码组，设置2种模式（即每5位输入信息有2个6位码组与之对应，其中1个6位码组“1”多，另1个6位码组“0”多）。在传输时，使2种模式交替进行编码输出。,8.5B6B码编码规则：每5位二元输入信息被编码成一个6位二,13,如果输入：00000,00000,00000,00000,则输出：110010,110010,110010,110010,如果输入：00001,00001,00001,00001,则输出：110011,100001,110011,100001,如果输入：00001,00010,00001,00010,则输出：110011,100010,110011,100010,特点：,1、最大连“0”或连“1”长度为5；,2、相邻码元跳变的概率为0.5915；,3、误码增殖系数最大值为5，平均值为1.281；,4、可以在正常工作状态下进行误码检测；,5、可以建立分组同步，平均经过3次移位即可建立正确的分组同步。,如果输入：00000,00000,00000,00000特,14,9.1.3 三元码,常见的几种三元码：,1.传号交替反转码（AMI码）,2.HDBn码,3.BNZS码,4.4B3T码,5.MS43码与FOMOT码,9.1.3 三元码常见的几种三元码：,15,编码规则：,将单极性归零码的1码元交替用正、负脉冲来表示，将二进制消息代码“1”(传号)交替地变换为传输码的“+1”和“-1”，而“0”(空号)保持不变。,AMI码也称为双极码、平衡对称码、伪三元码等。,1.传号交替反转码,优点：,没有直流成分，且高、低频分量少，编译码电路简单，可利用传号交替极性规律观察误码情况，可提取位定时分量。,缺点：,出现长串连“0”时，造成提取定时信号困难。,编码规则：将单极性归零码的1码元交替用正、负脉冲来表示，将二,16,HDB,3,编码规则:,（,1）检测消息码中“0”的个数。当连“0”数目小于等于3时，HDB,3,码与AMI码一样，+1与-1交替；,（,2）当连“0”数目超过3时，将每4个连“0”化作一小节，定义为“B00V”，称为破坏节，其中V称为破坏脉冲，B称为调节脉冲；,（,3）V与前一个相邻的非“0”脉冲的极性相同，并且要求相邻的V码之间极性必须交替；,（,4）B的取值可选0，+1或-1，以使V同时满足（3）中的两个要求；,（,5）V码后面的传号码极性也要交替。,2.HDBn码,HDBn码是n阶高密度双极性码的缩写，解决AMI码中连“0”码的问题，其中应用最广泛的是HDB,3,码。,HDB3编码规则:2.HDBn码 HDBn码是n,17,HDB,3,码的特点：保留了AMI码的优点，克服了AMI连“0”多的缺点。因此，HDB,3,码是目前应用最为广泛的码型。,HDB,3,码的编码虽然比较复杂，但译码却比较简单。从收到的符号序列中可以容易地找到破坏点V，于是也断定V符号及其前面的3个符号必是连0符号，从而恢复4个连0码，再将所有-1变成+1后便得到原消息代码。,代码：1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 1,AMI码：-1 0 0 0 0 +1 0 0 0 0 -l +l 0 0 0 0 -1+1,-1 0 0 0-V+1 0 0 0+V-1 +l 0 0 0+V-1+1,HDB,3,码：-1 0 0 0 -V+1 0 0 0+V-1 +l-B 0 0-V+1-1,HDB3码的特点：保留了AMI码的优点，克服了AMI连“0”,18,BNZS码、4B3T码、MS43码与FOMOT码,BNZS码、4B3T码、MS43码与FOMOT码,19,9.1.4 多元码,多元码：,为了进一步提高频带利用率，可以采用信号幅度具有更多取值的数字基带信号。,在多元码中，每个符号可以用来表示一个二进制码组，所以成倍地提高了频带的利用率。由于这种特点，多元码在频带受限的高速数字传输系统中得到了广泛的应用。CCITT已将四元码2B1Q列为建议标准。,9.1.4 多元码多元码：为了进一步提高频带利用率，可以采,20,基带码发生器的设计,基带码发生器的设计,21,常用基带码发生器的原理框图,说明：双极性的码形需要数字部分和模拟电路来共同实现，对双极性的信号如双极性归零码（RZ）、交替极性码（AMI）码码形输出时引入正负极性标志位，而对双极性非归零码（NRZ）和差分码码形输出时由低电平表示负极性。,常用基带码发生器的原理框图 说明：双极性的码形需要数字部分和,22,码形转换原理,说明：1.“高位”为正负极性标志位，其中高电平（1）表示负极性，,低电平（0）表示正极性；,2.“”表示高、低两种电平；,码形转换原理 说明：1.“高位”为正负极性标志位，其中高电平,23,基带码发生器VHDL程序与仿真,library IEEE;,use IEEE.STD_LOGIC_1164.ALL;,use IEEE.STD_LOGIC_ARITH.ALL;,use IEEE.STD_LOGIC_UNSIGNED.ALL;,entity fasheng is,Port(clk :in std_logic;-系统时钟,Start :in std_logic;-始能信号,dat :in std_logic_vector(15 downto 0);-二进制数据,NRZ :out std_logic;-单极性非归零码,DRZ :out std_logic;-单极性归零码,SRZ :out std_logic_vector(1 downto 0);-双极性归零码,AMI :out std_logic_vector(1 downto 0);-传号交替反转码,CFM :out std_logic;-差分码,CMI :out std_logic;-传号反转码,FXM :out std_logic);-双相码（曼彻斯特码）,end fasheng;,基带码发生器VHDL程序与仿真library IEEE;,24,architecture Behavioral of,fasheng,is,begin,process(clk,start),variable latch_dat:std_logic_vector(15 downto 0);,-十六位二进制信号锁存器,variable latch_sig:std_logic;-高位信号锁存器,variable latch_cfm:std_logic;-差分码信号寄存器,variable latch_cnt :std_logic;-基带码同步信号,variable count_fri :integer range 0 to 4;-分频计数器（码宽定义）,variable count_mov:integer range 0 to 16;-移位计数器,begin,if start=0 then latch_cnt:=0;-异步复位,latch_cfm:=0;latch_sig:=0;,count_fri:=3;count_mov:=16;-异步置位,latch_dat:=0000000000000000;,architecture Behavioral of fas,25,elsif rising_edge(clk)then count_fri:=count_fri+1;-分频计数器+1,if count_fri=4 then count_fri:=0;-计数到4,if count_mov16 then count_mov:=coun