电工学组合逻辑电路课件

,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,第,12,章 组合逻辑电路,1,12.1 集成基本门电路,12.2 集成复合门电路,12.3 组合逻辑电路的分析,12.4 组合逻辑电路的设计,12.5 编码器,12.6 译码器,*12.7,通用阵列逻辑,下一章,上一章,返回主页,第 12 章 组合逻辑电路112.1 集成基本门电,2,一、或门电路,12.1,集成基本门电路,U,A,B,F,1,A,B,F,0,1,1,1,0,0,0,1,1 0,1,1,A,B F,真值表,F,A,B,A,0,=,A,A,1,=,1,A,A,=,A,A,A=,1,或运算,（逻辑加）,或逻辑和或门,2一、或门电路 12.1 集成基本门电路 UABF,3,信号输入端,信号控制端,当,B,=0,时，,F,=,A,门打开,当,B,=1,时，,F,=1,门关闭,或门还可以起控制门的作用,1,A,B,F,3信号输入端信号控制端当 B=0 时，F=A,4,信号输入端,信号控制端,当,B,=0,时，,F,=,A,门打开,当,B,=1,时，,F,=1,门关闭,或门还可以起控制门的作用,1,A,B,F,4信号输入端信号控制端当 B=0 时，F=A,5,例,12.1.1,下图所示为一保险柜的防盗报警电路。,保险柜的两层门上各装有一个开关,S1,和,S2,。门关上时，,开关闭合。当任一层门打开时，报警灯亮，试说明该,电路的工作原理。,+5V,1,S1,S2,1k,1k,30,EL,分析：开关,S1,和,S2,任一个打开时，报警灯亮。,5 例12.1.1 下图所示为一保险柜的防,6,二、,与,门电路,F,AB,A,0,=,0,A,1,=,A,A,A,=,A,0,0,0,1,0,0,0 1,1 0,1 1,A,B,U,F,A,B F,真值表,A,A=,0,&,A,B,F,与运算,（逻辑乘）,与逻辑和与门,6二、与门电路FAB00 0AUFA B,7,当,B,=1,时，,F,=,A,门打开,当,B,=0,时，,F,=0,门关闭,信号输入端,与门也可以起控制门的作用,&,A,B,F,信号控制端,7当 B=1 时，F=A 门打开当 B,8,三、非门电路,A,U,F,R,1,A,F,0,1,1,0,F,=,A,非运算,（逻辑非）,A,F,真值表,0,=,1,1,=,0,A=A,非逻辑和非门,8三、非门电路AUFR1AF01F=A 非运算A,9,12.2,集成复合门电路,TTL,电路,CMOS,电路,CT1000,通用系列,CC0000 CC4000,CT2000,高速系列,CT4000,低功耗系列,CT3000,912.2 集成复合门电路TTL 电路CMOS 电路CT,10,一、或非门电路,F,1,A,B,1,0,0,0,0,0,0 1,1 0,1 1,A,B F,真值表,F,=,A,B,或非门,10一、或非门电路F1 A10 0A B,11,CMOS,或非门原理电路,A,=0,，,B,=0,，,F,=1,PMOS1,和,PMOS2,导通,NMOS1,和,NMOS2,截止,A,=0,，,B,=1,，,F,=0,PMOS1,和,NMOS2,导通,NMOS1,和,PMOS2,截止,A,=1,，,B,=0,，,F,=0,NMOS1,和,PMOS2,导通,PMOS1,和,NMOS2,截止,A,=1,，,B,=1,，,F,=0,PMOS1,和,PMOS2,导通,NMOS1,和,NMOS2,截止,CMOS,或非门,NMOS2,PMOS1,PMOS2,F,A,NMOS1,D,D,D,D,S,S,S,S,+U,B,11 CMOS 或非门原理电路 A=0，B=0，F,12,二、与非门电路,F,&,A,B,1,1,1,0,0,0,0 1,1 0,1 1,A,B F,真值表,F,=,A,B,与非门,12二、与非门电路F&A10 0A B,13,TTL,与非门原理电路,A,=0,，,B,=0,，,A,=0,，,B,=1,，,A,=1,，,B,=0,，,F,=1,T1,处于饱和状态,T3,导通,T2,和,T4,处于截止状态,A,=1,，,B,=1,，,T1,和,T3,处于截止状态,T2,和,T4,处于饱和导通,F,=0,TTL,与非门,+5 V,T4,R,B1,R,C2,R,C3,A,B,F,T1,T2,T3,R,E2,3.6V,0V,13 TTL 与非门原理电路 A=0，B=0，F,14,三、三态与非门,逻辑符号,逻辑功能,:,F,&,A,B,E,EN,E=,0,F=Z,E=,1,F=A,B,E=,1,F=Z,E=,0,F=A,B,F,&,A,B,E,EN,14三、三态与非门逻辑符号逻辑功能:F&AENE=0,15,例,12.2.1,试利用与非门来组成非门、与门和或门。,(b),与门,(c),或门,(a),非门,F=A,A=A,F=A,B=A,B,F=A,B=A,+,B,解：,&,A,F,&,&,&,F,A,B,&,&,F,A,B,15例12.2.1 试利用与非门来组成非门、与门和或门。,16,12.3,组合逻辑电路的分析,一、组合逻辑电路,由输入变量,(,即,A,和,B,),开始，逐级推导出,各个门电路的输出，最好将结果标明在图上。,二、分析步骤,(2),利用逻辑代数对输出结果进行变换或化简。,三、逻辑代数简介,由门电路组成的逻辑电路叫组合逻辑电路。,逻辑变量只取,0,、,1,两个值。,1612.3 组合逻辑电路的分析一、组合逻辑电路由输入,17,公式名称,公式内容,自等律,A,+0=,A,A,1=,A,0-1,律,A,+1=1,A,0,=,0,重叠律,A,+,A,=,A,A,A=A,互补律,A+,A=,1,A,A=,0,复原律,A=A,表,12.3.1,逻辑代数的基本公式（,1,）,17公式名称 公式内容自等律A+0=A0-1律A+1,18,公式名称,公式内容,交换律,结合律,分配律,吸收律,反演律,(,摩根定律,),A,+,B,=,B,+,A,A,B=B A,A,+(,B,+,C,)=,B+,(,C,+,A,)=,C,+(,A,+,B,),A,(,B,C,)=,B,(,C,A,)=,C,(,A,B,),A,+(,B C,)=(,A,+,B,),(,A,+,C,),A,(,B,+,C,)=(,A B,),+,(,A C,),A,+(,A B,)=,A,A,(,A,+,B,)=,A,A,B=A,+,B,A,+,B=A,B,表,12.3.1,逻辑代数的基本公式（,2,）,18 公式名称 公式内容,19,B,AB,0,0,0 1,1 0,1 1,A,AB,AB,异或门,F,=,A AB B AB,=,A B,A B,=,A,(,A,B,),B,(,A,B,),=,A AB,B AB,=,例,12.1,分析图示逻辑电路的功能。,0,1,1,0,A,B F,真值表,A,B,F,&,&,&,&,A,AB,B,AB,解：,19B AB0 0A ABAB异或门 F=,20,F=A B,+,A B,=A B,+,A B,=,A,B,异或门,=1,A,B,F,1,=1,A,B,F,1,F,=1,A,B,F,同或门,=,20F=A B+A B=A B+A B=A,21,名称,逻辑符号,逻辑表达式,或门,与门,非门,或非门,与非门,表,12.3.3,常用门电路的逻辑符号和逻辑表达式,1,A,B,F,&,A,B,F,F,&,A,B,F,1,A,B,1,A,F,F,=,A,B,F,=,AB,F,=,A,F=,A,B,F=,A,B,21 名称 逻辑符号 逻辑表达式或门与门非门或,22,例,12.3.1,分析图示密码锁电路的密码。,S,+5V,A,B,C,D,E,F,1,F,2,1,1,1,ABCDE,F,1,=,1,A B C D E,=1,开锁信号。,1,0,1,0,1,=1,报警信号。,1,1,1,1,1,密码为：,1 0 1 0 1,。,ABCDE,F,2,=,1,A B C D E,解：,22例12.3.1 分析图示密码锁电路的密码。S,23,12.4,组合逻辑电路的设计,一、半加器,(1),根据逻辑功能列出真值表,0 0,1 0,1 0,0 1,A,B,F C,0 0,0 1,1 0,1 1,两个一位,二进制数,本位和,进位位,2312.4 组合逻辑电路的设计一、半加器(1)根据,24,(3),根据逻辑表达式画出逻辑电路,&,C,A,B,F,=1,A,B,F,C,CO,半加器,(2),根据真值表写出逻辑表达式,本位和,进位位,C=A,B,F=A B,+,A B,=,A,B,24(3)根据逻辑表达式画出逻辑电路&C ABF=1AF,25,二、全加器,(1),根据逻辑功能列出真值表,A,i,B,i,C,i,-1,F,i,C,i,0 0,0 1,1 0,1 1,0,1,0,1,0,1,0,1,两个,n,位二进,制数中的一位,本位和,进位位,0 0,1 0,1 0,0 1,1 0,0 1,0 1,1 1,F,i,=,A,i,B,i,C,i,1,A,i,B,i,C,i,1,A,i,B,i,C,i,1,A,i,B,i,C,i,1,C,i,=A,i,B,i,C,i,1,A,i,B,i,C,i,1,A,i,B,i,C,i,1,A,i,B,i,C,i,1,(2),根据真值表写出逻辑表达式,25二、全加器(1)根据逻辑功能列出真值表Ai,26,(3,),化简或变换逻辑式,=(,A,i,B,i,A,i,B,i,),C,i,1,=(,A,i,B,i,),C,i,1,=,（,A,i,B,i,）,C,i,1,=(,A,i,B,i,),C,i,1,+,A,i,B,i,=,A,i,B,i,C,i,1,(,A,i,B,i,A,i,B,i,),C,i,1,(,A,i,B,i,),C,i,1,=(,A,i,B,i,A,i,B,i,),C,i,1,A,i,B,i,(,C,i,1,C,i,1,),F,i,=,A,i,B,i,C,i,1,A,i,B,i,C,i,1,A,i,B,i,C,i,1,A,i,B,i,C,i,1,C,i,=A,i,B,i,C,i,1,A,i,B,i,C,i,1,A,i,B,i,C,i,1,A,i,B,i,C,i,1,26(3)化简或变换逻辑式 =(AiBiAiBi,27,(4),根据逻辑表达式画出逻辑电路,A,i,B,i,A,i,B,i,F,i,C,i,CO,A,i,B,i,1,(,A,i,B,i,),C,i,(,A,i,B,i,),C,i,1,CO,C,i,1,F,i,=,A,i,B,i,C,i,1,C,i,=,（,A,i,B,i,）,C,i,1,+,A,i,B,i,A,i,B,i,C,i,1,F,i,C,i,CI CO,全加器,全加器,27(4)根据逻辑表达式画出逻辑电路AiBiAiBi,28,4,位全加器逻辑图：,CI CO,CI CO,CI CO,CI CO,F,4,F,3,F,2,F,1,C,4,C,3,C,2,C,1,C,0,A,4,B,4,A,3,B,3,A,2,B,2,A,1,B,1,4,位全加器逻辑图,28 4 位全加器逻辑图：CI COCI,29,12.5,编码器,控制信息,编码器,二进制代码,编码器的分类,可实现编码功能的组合逻辑电路。,普通编码器,优先编码器,二进制编码器,二,-,十进制编码器,2912.5 编码器控制信息编码器二进制代码编码器的分,30,一、普通编码器,每次只允许输入一个控制信息的编码器。,1.,二进制编码器,将输入信号编成二进制代码的电路。,2,n,个,n,位,编码器,高低电平信号,二进制代码,30一、普通编码器 每次只允许输入一个控制信息的编码器。,31,当,n,=2,时，即为,4,线,2,线编码器：,四个需要,编码的信号,两位二进制代码,F,1,F,2,A,0,A,1,A,2,A,3,二进,制编,码器,0 0,0 1,1 0,1 1,输入,F,