第02章数字交换和数字交换网络

,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,点击此处结束放映,单击此处编辑母版标题样式,人民邮电出版社,韶关学院计算机系程细柱,程控交换与通信网,专业：,电子与通信工程,任课教师：,程细柱,第二章 数字交换和数字交换网络,（一）教学内容：,介绍数字交换的相关概念与,T,型时分接线器、,S,型时分接线器与多级时分接线器的基本组成和工作原理以及阻塞的概念与计算方法,。,（二）教学目标与要求：,通过对本课的学习，使学生掌握程控数字交换的工作原理与阻塞的计算方法,。,（三）教学重点与难点：,T,型时分接线器与,S,型时分接线器的工作原理。,（四）教学方法：,讲授法。,2.1 数字交换原理,2.2,T,型时分接线器,2.3,S,型时分接线器,2.4 多级时分交换网络,2.5 阻塞的概念与计算,2.1,数字交换原理,2.1.1 数字交换,程控数字交换机的根本任务是通过数字交换来实现任意两个用户之间的,语音交换,，即,在这两个用户之间建立一条数字话音通道,。,最简单的数字交换方法是,给这两个要求通话的用户之间分配一个公共时隙,（,时分通路,），两个用户的模拟话音信号经数字化后都进入这个特定的时隙（,Time Slot，TS），,这就是动态分配时隙的方法。,2.1.2 时隙交换原理,时序开关,K,入,和,K,出,每秒旋转,8000周,，每周所需时间是,125,s,。,见,P30,图,2.1,在,TS,1,时隙时,，,K,入,和,K,出,分别与接点1#,入,和2#,出,相连，即,K,入,和,1#,存储单元相连,，,K,出,与,2#,存储单元输出相连,，此时在,TS,1,时隙里传送来的,a,话音,信息就存入话音存储器的,1#单元,，而话音存储器的,2#单元,内存放的,b,话音,信息就在此时通过,K,出,的1#接点送出，也就是输出端在,TS,1,时隙送出,b,话音信息给,TS,1,用户。,由上所述，,时隙交换,的实质就是将一个话音信息由某个时隙搬移至另一个时隙，它是通过时分接线器来完成的。,2.1.3 数字交换网络,包括,时分接线器,和,空分接线器,两种基本部件，分别用于时间交换和空间交换。,2.2,T,型时分接线器,2.2.1,T,接线器的基本组成,T,型时分接线器（,Time Switch）,又称时间型接线器，简称,T,接线器,。它,由,话音存储器,（,Speech Memory，,SM,）,和,控制存储器,（,Control Memory，,CM,）,两部分,组成,，其,功能是,进行时隙交换，完成同一母线不同时隙的信息交换,，即把某一时分复用线中的某一时隙的信息交换至另一时隙。,话音存储器（,SM）,用于暂存经过,PCM,编码的数字化话音信息,，由随机存取存储器（,Random Access Memory，,RAM,）,构成,。,控制存储器（,CM）,也,由,RAM,构成,，,用于控制话音存储器信息的写入或读出,。,话音存储器存储的是,话音信息,，控制存储器存储的是,话音存储器的地址,。,2.2.2,T,接线器的工作原理,一、读出控制方式,读出控制方式的,T,接线器是顺序写入控制读出的，,如图2.3,所示，它的话音存储器,SM,的写入是在定时脉冲控制下,顺序写入,，其读出是受控制存储器的,控制读出,的,。,TS,0,TS,1,TS,2,a,b,c,TS,8,b,a,c,TS,1,TS,8,TS,15,a,c,b,0,1,2,3,8,31,0,1,8,15,31,8,1,2,CM,SM,定时脉冲,A,4,A,0,R,W,图2.3 读出控制方式的,T,接线器,话音存储器,中每个存储单元内存入的是发话人的,话音信息编码,，通常是8位编码。,T,接线器的工作是在,中央处理机,的控制下进行。当中央处理机,得知用户的要求,（,拨号号码,）后，首先通过,用户的忙闲表,，查被叫是否空闲，,若空闲，就置忙,，占用这条链路。中央处理机,CPU,根据用户要求，,向控制存储器发出“写”命令,，将控制信息写入控制存储器。,用户,B,的,回话信息,b,如何传送，也要由中央处理机控制，向控制存储器下达“写”命令，令其在1#单元中写入“8”。,二、写入控制方式,T,接线器采用写入控制方式时，如,图2.4,所示，它的话音存储器,SM,的,写入受控制存储器控制,，它的,读出则是在定时脉冲的控制下顺序读出,。,图2.4 写入控制方式的,T,接线器,TS,0,TS,1,TS,2,a,b,c,TS,8,b,a,c,TS,1,TS,8,TS,15,b,c,a,0,1,8,15,31,0,1,8,31,8,1,CM,SM,定时脉冲,A,4,A,0,R,W,2,15,当,中央处理机,（,Central Processing Unit，CPU）,得知,用户要求,后，即向控制存储器,下“写”令,，命令在控制存储器的1#单元写入“8”，在8#单元写入“1”。,2.2.3,T,接线器的电路组成,时分接线器的,交换容量,主要,取决于,组成该接线器的,存储器容量,和,速度,，多以,8端,或,16端,PCM,交换来构成一个,交换单元,，每一条,PCM,线称,HW,（Highway）。,图2.5是8端脉码输入的,T,接线器,方框图，由,复用器,、,话音存储器（,SM）,、,控制存储器（,CM）,和,分路器,所组成。,图2.5 8端输入的,T,接线器,TS,0,TS,1,TS,0,TS,1,TS,0,TS,1,HW,1,HW,0,HW,7,HW,0,HW,1,HW,7,0,255,CM,SM,0,255,A,7,A,0,复,用,器,分,路,器,一、复用器,复用器的,基本功能,是,串/并变换,和,并路复用,。其,目的,是,减低数据传输速率,，,便于,半导体存储器件的,存储和取出操作,；尽可能利用半导体器件的高速特性，使在每条数字通道中能够传送更多的信息，,提高数字通道的利用率,。,1串行码和并行码,如图2.7（,a）,所示，串行码是指各时隙内的8位码,D,0,D,7,是按时间的顺序依次排列。,如图2.7（,b）,所示，并行码是指各时隙内的8位码,D,0,，D,1,，D,7,分别同时出现在8条线上。,TS,0,TS,1,HW,7,HW,1,HW,0,输,入,D,6,D,7,D,5,D,3,D,2,D,1,D,4,D,0,D,6,D,7,D,5,D,3,D,2,D,1,D,4,D,0,TS,0,TS,1,D,7,D,1,D,0,输,出,HW,6,HW,7,HW,5,HW,3,HW,2,HW,1,HW,4,HW,0,HW,6,HW,7,HW,5,HW,3,HW,2,HW,1,HW,4,HW,0,（,a,）串行码,（,b,）并行码,图2.7 8端脉码输入的串行码和并行码,每一端的脉码传输速率是2.048,Mbit/s,，,若8端,PCM,脉码输入以串行传输时，其传输速率将达到16.384,Mbit/s,，,若16端输入时，其传输速率将达到32.768,Mbit/s,，,这样高的传输速率会带来许多问题。,2控制时序,8端,PCM,脉码输入的256个时隙排列方式应是,HW,0,的,TS,0,，HW,1,的,TS,0,，HW,2,的,TS,0,，HW,7,的,TS,0,；HW,0,的,TS,1,，HW,1,的,TS,1,，HW,2,的,TS,1,，HW,7,的,TS,1,等等。,3串/并变换,在图2.6所示的复用器中，每一条,HW,接一个移位寄存器，移位寄存器的输入端为一条线，线上传输的是32个时隙的串行码。,4并路复用,在图2.6所示的复用器中，8选1的电子选择器的功能是把8个,HW,的并行码按一定的次序进行排列，一个一个地送出。,二、分路器,分路器由锁存器和移位寄存器组成，如图2.9所示。其功能与复用器正好相反，完成并/串变换和分路输出功能。,锁,存,器,(0),移位寄存器,HW,0,HW,0,D,0,D,7,TD,0,CP,锁,存,器,(7),移位寄存器,HW,7,HW,7,D,0,D,7,TD,7,CP,TD,0,CP,CP,S,S,D,0,D,7,HW,0,HW,7,输入,输出,图,2,.9,分路器的构成框图,三、话音存储器,话音存储器由,RAM,组成，是暂存话音信息编码的存储设备。图2.10所示为读出控制方式的话音存储器的原理方框图。话音存储器的写入受定时脉冲控制（顺序写入），读出是由控制存储器读出数据,B,0,B,7,控制进行。,图,2,.10,写入控制,读,出控制,定时脉冲,A,0,A,1,A,7,B,0,B,1,B,7,来自控制存储器,A,0,A,1,A,7,DI,0,DI,1,DI,7,DO,0,DO,1,DO,7,输入数据,由串,/,并变换电路来,至并,/,串变换电路输出数据,话音存储器,R/W,RAM,256,1,RAM,256,1,RAM,256,1,读出控制方式的话音存储器,四、控制存储器,控制存储器是由,RAM、,锁存器、比较器和读写控制器组成，图2.11所示为具有256个存储单元的控制存储器，所以由8个二进制数据码,A,0,A,7,分别表示256个单元地址。,A,0,A,7,是定时脉冲。,2.3,S,型时分接线器,S,型时分接线器是空间型接线器(,space switch)，,其功能是完成“空间交换”。即在一根入线中，可以选择任何一根出线与之连通。,2.3.1,S,型接线器的基本组成,S,型接线器,由,mn,交叉点矩阵,和,控制存储器,组成。在每条入线,i,和出线,j,之间都有一个,交叉点,K,ij,，,当某个交叉点在控制存储器控制下,接通时,，相应的入线即可与相应的出线,相连,，但必须建立在一定时隙的基础上。,2.3.2,S,型接线器的工作原理,根据控制存储器是控制输出线上交叉接点闭合还是控制输入线上交叉接点的闭合，可分为输出控制方式和输入控制方式两种。,一、输出控制方式,图2.13所示为88,S,型时分接线器的组成方框图。,a,a,HW,0,HW,1,HW,7,TS,2,TS,2,HW,0,HW,1,HW,7,CM,0,CM,1,CM,7,0,1,2,31,0,图,2,.13,输出控制方式的,8,8,S,接线器,二、输入控制方式,输入控制方式的,S,型时分接线器，每条输入线上都配有一个控制存储器，控制该输入线与输出线的所有交叉接点。,2.4,多级时分交换网络,2.4.1,T-S-T,型时分交换网络,一、读写方式的,T-S-T,网络,T-S-T,交换网络是由输入级,T,接线器（,TA）,和输出级,T,接线器（,TB），,中间接有,S,型时分接线器组成。,1奇偶关系,2相差半帧的关系反相法,二、写读方式的,T-S-T,交换网络,三、,T-S-T,交换网络的分析,1输入级,T,接线器和输出级,T,接线器的安排,从原理上讲，输入,T,级和输出,T,级采用何种控制方式都是可以的，但是从控制的方便，以及维护管理的角度出发，还是有讨论的必要。,1,）读写方式：用户使用哪个时隙，话音信息只能存入哪个单元，不易更改，灵活性差。,2,）写读方式：话音信息存入哪个单元是由,CPU,控制的，它完全可以避免选用那些损坏的单元；此外，其控制存储单元地址号码代表正在通话的用户时隙号，所以容易查出正在通话的用户是谁。,2控制存储器的合用,由于输入,T,级和输出,T,级采用了不同的控制方式，故它们的存储器可以合用。,（1）读写方式的合用,从图2.15可以看出，,CMA,0,和,CMB,0,两个控制存储器，一个是在2#单元里存24#地址，一个是在130#单元里存24#地址，这说明两者合用后，只要在相差半帧（或相差一个时隙）的单元地址里写入同样的话音在,SM,的存放地址就可以了。,（2）写读方式的合用,从图2.16可以看出，,CMA,0,和,CMB,0,占用的单元地址是相同的，都是24#单元，只是单元里存放的话音存储器的地址相差半帧。,2.4.2,S-T-S,型时分交换网络,S-T-S,三级时分交换网络是由输入,S,级、中间,T,级和输出,S,级组成，如图2.19所示。,2.4.3 其他形式