Quartus-II-9.1-使用教程-ALTERA-FPGA-入门教程

Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,2009 Altera Corporation,Confidential,Altera,Stratix,Arria,Cyclone,MAX,HardCopy,Nios,Quartus,and MegaCore are trademarks of Altera Corporation,Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,2009 Altera Corporation,Confidential,Altera,Stratix,Arria,Cyclone,MAX,HardCopy,Nios,Quartus,and MegaCore are trademarks of Altera Corporation,广州邦讯信息系统有限公司,FPGA,培训,教程,liuts,2011-8,Quartus II 9.1,使用教程,设计一个点亮,4,位,LED,灯程序,要求：,1,、,FPGA,器件型号：,EP2C35F484C8N,2,、存储,FPGA,代码芯片：,EPCS16,3,、系统输入时钟,50MHZ,4,、设计一个,29,位分频计数器,5,、将分频器的,26-29,位用,4,个,LED,指示灯显示；,6,、系统下载配表管脚：,Sys_clk,：,L1,Rst_n :U12,模,16,四个,LED1-4,：,D15,、,E14,、,C14,、,D14,VHDL,代码,library IEEE;,use IEEE.STD_LOGIC_1164.all;,use IEEE.STD_LOGIC_UNSIGNED.ALL;,entity led_test is,PORT(,sys_clk :IN STD_LOGIC;-50M,系统时钟输入,rst_n :IN STD_LOGIC;-,复位信号输入,LED:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);-LED,灯闪动信号输出,END led_test;,ARCHITECTURE Behavioral OF led_test IS,SIGNAL led_delay :STD_LOGIC_VECTOR(28 DOWNTO 0);-,延时计数器，对,50M,时钟分频,BEGIN,PROCESS(sys_clk,rst_n),BEGIN,IF rst_n=0 THEN-,复位，对,led_delay,请零,led_delay 0);,ELSIF sys_clkEVENT AND sys_clk=1 THEN-,时钟上升沿，,led_delay,加一,led_delay=led_delay+1;,END IF;,END PROCESS;,LED NEW-vhdl file,新建,HDL,文件,编辑文本并作必要注释，跟工程文件保存同一文件夹,编译工程,代码有错，编译器提示错误,修改错误（图示：下一页）,1,点击,Messages,栏中的“,Error”,筛选错误,2,双击第一行错误（注意第一行）,3,双击第一行错误后，代码中的错误行会反色显示，将多余的”）；,”,删掉,4,重新编译,5,如果还有错误，重复,1-4,，直到通过编译,编译后，,FPGA,资源使用分析,指定,EPCS,目标编程器件,(,图示：下一页）,1 Assignments-Device,2,点击,Device and Pin Options,3,选择,Configuration,4,选择,Active Serial,5,选择,EPCS16,建立脚本文件：,FILE-NEW-Tcl Script File,编辑,TCL,脚本文件，指定,FPGA,管脚,添加脚本文件到工程,查看管脚是否指定成功（此过程可以忽略）路径：,Assignments-Pins,重新编译,用,JTAG,模式，直接下载程序到,FPGA,运行掉电后程序不保存,掉电存储方式 将程序下载到,EPCS,存储芯片,见“使用,JTAG,下载,EPCS,器件的方法,.pdf”,