D03逻辑门与555应用

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,*,学习要求：,掌握,TTL,、,CMOS,与非门电路主要参数的测试方法；,设计与安装测试逻辑门的实验电路，并进行参数测试；,学会运用集成逻辑门设计报警、延时等功能电路。,第三阶段,集成逻辑门及其基本应用,第三节 集成逻辑门及其基本应用,一、,TTL,门电路的主要参数及使用规则,1.TTL,与非门电路的主要参数,2.TTL,器件的使用规则,二、,CMOS,门电路的主要参数及使用规则,1.CMOS,与非门电路的主要参数,2.CMOS,器件的使用规则,三、集成逻辑门的基本应用,（以自学为主）,4.,集电极开路,(OC),门和三态,(TS),门的应用,3.,门电路构成的触发器,一、,TTL,门电路的主要参数及使用规则,1.TTL,与非门电路的主要参数,静态功耗,P,D,:,输出高电平,V,OH,:,输出低电平,V,OL,:,扇出系数,N,O,:,P,D,50,mW,V,OH,3.5 V,，,为逻辑,1,；,V,OL,0.4 V,，,为逻辑,0,；,N,O,=,I,OL,/,I,IS,一、,TTL,门电路的主要参数及使用规则,1.TTL,与非门电路的主要参数,平均传输延迟时间,t,pd,:,直流噪声容限,V,NH,和,V,NL,:,t,PLH,50%,50%,50%,50%,t,PLH,输入,同相输出,t,pd,=(t,PLH,+t,PHL,)/2,t,pd,的数值很小，一般为几纳秒至几十纳秒。,指输入端所允许的输入电压变化的极限范围。,V,NH,=,V,OH min,V,IH min,V,NL,=,V,IL max,V,OL max,一、,TTL,门电路的主要参数及使用规则,2.TTL,器件的使用规则,电源电压,+,V,CC,:,只允许在,+5V,10%,范围内，超过该范围可能会损坏器件或使逻辑功能混乱。,电源滤波,TTL,器件的高速切换，会产生电流跳变，其幅度约,4mA5mA,。,该电流在公共走线上的压降会引起噪声干扰，因此，要尽量缩短地线以减小干扰。可在电源端并接,1,个,100,F,的电容作为低频滤波及,1,个,0.01,F0.1,F,的电容作为高频滤波。,输出端的连接,不允许输出端直接接,+5V,或接地。除,OC,门和三态,(TS),门外，其它门电路的输出端不允许并联使用，否则，会引起逻辑混乱或损坏器件。,输入端的连接,输入端串入,1,只,1k,10k,电阻与电源连接或直接接电源电压,+,V,CC,来获得高电平输入。直接接地为低电平输入。,或门、或非门等,TTL,电路的多余的输入端不能悬空，只能接地；,与门、与非门等,TTL,电路的多余输入端可以悬空,(,相当于接高电平,),，但易受到外界干扰，可将它们接,+,V,CC,或与其它输入端并联使用，输入端并联时，从信号获取的电流将增加。,2.TTL,器件的使用规则,二、,CMOS,门电路的主要参数及使用规则,1.CMOS,与非门电路的主要参数,电源电压,+,V,DD,:,+,V,DD,一般在,+5V+15V,范围内均可正常工作，并允许波动,10%,。,静态功耗,P,D,:,约在微瓦量级。,输出高电平,V,OH,:,V,OH,V,DD,0.5V,为逻辑,1,。,输出低电平,V,OL,:,V,OL,V,SS,+0.5V,为逻辑,0(,V,SS,=0V),。,扇出系数,N,O,:,在工作频率较低时，扇出系数不受限制。但在高频工作时，由于后级门的输入电容成为主要负载，扇出系数将受到限制，一般,N,O,=1020,。,二、,CMOS,门电路的主要参数及使用规则,1.CMOS,与非门电路的主要参数,平均传输延迟时间,t,pd,:,CMOS,电路的平均传输延迟时间比,TTL,电路的长得多，通常,t,pd,200ns,。,直流噪声容限,V,NH,和,V,NL,:,CMOS,器件的噪声容限通常以电源电压,+,V,DD,的,30%,来估算。,当,+,V,DD,=+5V,时，,V,NH,V,NL,=1.5V,，,可见,CMOS,器件的噪声容限比,TTL,电路的要大得多，因此，抗干扰能力也强得多。,提高电源电压,+,V,DD,是提高,CMOS,器件抗干扰能力的有效措施。,2.CMOS,器件的使用规则,电源电压,+V,DD,:,电源电压不能接反，规定,+V,DD,接电源正极，,VSS,接电源负极,(,通常接地,),。,二、,CMOS,门电路的主要参数及使用规则,输出端的连接：,输出端不允许直接接,+V,DD,或地，除三态门外，不允许两个器件的输出端连接使用。,输入端的连接：,输入信号,V,i,应为,V,SS,V,i,V,DD,，,超出该范围会损坏器件内部的保护二极管或绝缘栅极，可在输入端串接一只限流电阻,(10100)k,；,工作速度不高时，允许输入端并联使用。,多余的输出端不能悬空，应按逻辑要求直接接,+V,DD,或,V,SS,(,地,),；,三、集成逻辑门的基本应用,门电路构成的触发器,S,R,第三阶段 实验任务,设计要求（见框图,P163,）：,请用,74LS74,和逻辑门设计并组装一个模,4,的计数器；,用逻辑门设计并组装一个“,2-4,线译码器”（见真值表）；,译码器的输出接发光二极管，每次只允许一只发光管亮，使发光二极管轮流发光；,Q,1,Q,0,Y,3,Y,2,Y,1,Y,0,0,0,1,1,1,0,0,1,1,1,0,1,1,0,1,0,1,1,1,1,0,1,1,1,X,X,1,1,1,1,D,触发器与逻辑门应用电路设计,:,2-4,线译码器真值表,Q,1,Q,0,Y,3,Y,2,Y,1,Y,0,0,0,1,1,1,0,0,1,1,1,0,1,1,0,1,0,1,1,1,1,0,1,1,1,X,X,1,1,1,1,D,触发器与逻辑门应用电路设计,:,模,4,计数器,2-4,线译码器,12k,5 V,CP,CLR,Q,1,Q,0,Y,3,Y,2,Y,1,Y,0,2-4,线译码器真值表,实验的具体要求及注意事项：,D,触发器与逻辑门应用电路设计,验收时，要有设计过程,;,画出逻辑电路图（应标上管脚号）,;,实验现象及测试结果记入自拟表格中。,将电路,CP,改为,1kHz,输入，示波器用,直流耦合,输入方式，用坐标纸画出,CP,、,Q,1,、,Q,0,和译码器输出波形，注意波形的时序关系，并总结观察多个相关信号时序关系的方法。,5V,接地,第三阶段实验任务,D,触发器与逻辑门应用电路设计,:,P163,时间：第,15,周,