7第十三章 门电路和组合逻辑电路

单击此处编辑母版标题样式,13.1,分立元件门电路,13.3,CMOS,门电路,13.2,TTL,门电路,第,13,章 门电路和组合逻辑电路,13.4,组合逻辑电路的分析,13.5,加法器,13.6,编码器,13.7,译码器和数字显示,13.8,半导体存储器和可编程逻辑器件,13.9,应用举例,一类称为模拟信号，它是指时间上和数值上的变化都是连续平滑的信号，如图,(,a,),中的正弦信号，处理模拟信号的电路叫做模拟电路。,电子电路中的信号分为两大类,：,一类称为数字信号，它,是指时间上和数值上的变化,都是不连续的，如图,(,b,),中,的信号，处理数字信号的电,路称为数字电路。,(,b,),(,a,),13.1.1,逻辑,门电路的基本概念,13.1,基本门电路及其组合,门电路：实现各种逻辑关系的电路,分析逻辑电路时只用两种相反的工作状态，并用,1,或,0,表示。如开关接通用,1,表示，开关断开用,0,表示。灯亮可用,1,表示，灯灭可用,0,表示。,正逻辑系统：高电位用,1,表示，低电位用,0,表示。,负逻辑系统：高电位用,0,表示，低电位用,1,表示。,13.1.2,分立元件基本逻辑门电路,.,电路,.,工作原理,0V,0V,0V,0V,0V,3V,+,U,12V,R,D,A,D,C,A,B,Y,D,B,C,3V,3V,3V,0V,0,0,0,0,0,0,1,0,1,0,1,0,1,1,0,0,1,0,0,0,0,1,1,0,0,1,0,0,1,1,1,1,A,B,Y,C,“与”门逻辑状态表,0V,3V,A,B,C,Y,&,见“,0”,为,“,0,”,；全“,1”,为,“,1,”,、逻辑关系式：,4,、逻辑符号,Y=A B C,1,、二极管“与”门电路,2,、二极管,“,或门,”,电路,.,电路,0V,0V,0V,0V,0V,3V,3V,3V,3V,0V,0,0,0,0,0,0,1,1,1,0,1,1,1,1,0,1,1,0,0,1,0,1,1,1,0,1,0,1,1,1,1,1,A,B,Y,C,“或”门逻辑状态表,3V,3V,-12V,R,D,A,D,C,A,B,Y,D,B,C,.,工作原理,见“,1”,为,“,1,”,；全“,0”,为,“,0,”,A,B,C,Y,1,.,逻辑关系式：,4,、逻辑符号,Y=A+B+C,例：根据输入波形画出输出波形,A,B,Y,1,Y1:,有,“,0”,出,“,0”,，,全,“,1”,出,“,1”,Y2:,有,“,1”,出,“,1”,，,全,“,0”,出,“,0”,&,A,B,Y,1,1,A,B,Y,2,Y,2,3,、三极管,“,非,”,门电路,+U,CC,-U,BB,A,R,K,R,B,R,C,Y,T,1,0,截止,饱和,“0”,1,0,“,1,”,.,电路,“0”,“1”,A,Y,“非”门逻辑状态表,.,逻辑符号,1,A,Y,.,逻辑关系式：,13.1.3,基本逻辑门电路的组合,全,1,出,0,，有,0,出,1,1,、与非门,2,、或非门,有,1,出,0,，全,0,出,1,3,、与或非门,有,1,出,0,，全,0,出,1,+5 V,A,B,C,T,1,R,1,R,2,T,2,T,3,T,4,T,5,R,3,R,5,R,4,Y,T,1,等效电路,+5 V,A,B,C,R,1,C,1,B,1,13.2.1,TTL,与非门电路,多,发射极晶体管,13.2,TTL,门电路,+5 V,A,B,C,T,1,R,1,R,2,T,2,T,3,T,4,T,5,R,3,R,5,R,4,Y,设,:,u,A,=0.3 V,u,B,=,u,C,=3.6 V,，则,U,B1,=0.3+0.7=1 V,R,L,u,Y,=5,u,be3,u,be4,u,R2,拉电流,U,B1,=1V,u,Y,=3.6 V,T,2,、,T,5,截止，,T,3,、,T,4,导通，,很小,=5 0.7,0.7,=3.6 V,Y,=1,+5 V,A,B,C,R,1,C,1,B,1,1.,输入不全为,1,+5 V,A,B,C,T,1,R,1,R,2,T,2,T,3,T,4,T,5,R,3,R,5,R,4,Y,设,u,A,=,u,B,=,u,C,=3.6 V,，,输入端全部是高电平，,U,B1,升高，足以使,T,2,、,T,5,导通，,u,o,=0.3 V,Y,=0,。,且,U,B1,=2.1V,，,T,1,发射结全部反偏。,U,C2,=,U,CE2,+,U,BE5,=0.3+0.7=1 V,，,使,T,3,导通，,T,4,截止。,灌电流,T,1,R,1,+,U,cc,U,B1,=2.1V,U,C2,=1V,u,Y,=0.3V,+5 V,A,B,C,R,1,C,1,B,1,2.,输入全为,1,TTL,与非门组件就是将若干个与非门电路，经过集成电路工艺制作在同一芯片上。,&,+,U,C,14 13 12 11 10 9 8,1 2 3 4 5 6 7,地,74LS00,&,&,&,74LS00,组件含有,两个输入端的与,非门四个。,13.2.2,TTL,三态输出,与非门电路,&,Y,E,B,A,逻辑符号,NE,表示任意态,三态输出“与非”状态表,A,B,E,Y,输出高阻,功能表,0,高阻,0,0,1,1,0,1,1 1,1,0,1 1,1,1,1 0,1,高阻,0,0,0,1,0,1,0 1,1,0,0 1,1,1,0 0,表示任意态,三态输出“与非”状态表,A,B,E,Y,输出高阻,功能表,三态门的主要应用,TTL,与总线之间接口，实现分时传输,总线,&,A,1,B,1,EN,1,&,A,2,B,2,EN,2,&,A,3,B,3,EN,3,A,1,B,1,可实现用,一条,总线分时传送几个不同的数据或控制信号。,“1”,“0”,“0”,13.4,组合逻辑电路的分析,13.4.1,逻辑代数,逻辑代数：按一定逻辑规律进行运算的代数。,逻辑代数不代表数，而是代表两种相互对立的状态。,逻辑代数中的变量称为逻辑变量。它只能取“,0,”,或“,1,”,。,1.,逻辑代数运算法则,基本运算法则：,对偶关系,交换率：,结合率：,分配率：,吸收率：,证：,反演率：,证：,证：,2.,逻辑函数的表示方法,(,1,),逻辑状态表,A,B,C,Y,0,0,0,0,0,1,0,0,0,0,0,1,1,1,1,0,0,0,0,1,1,1,1,0,1,0,1,0,1,0,1,1,(,2,),逻辑式,(,1,),常采用与,或表达式的形式；,(,2,),在状态表中选出使函数值为,1,的变量组合；,(,3,),变量,值为,1,的写成原变量，为,0,的写成反变量，得到其值,为,1,的乘积项组合。,(,4,),将这些乘积项加起来,(,逻辑或,),得到“与,或”逻辑函数式。,(,3,),逻辑图,由,逻辑式得到逻辑图,A,B,C,&,1,1,1,Y,&,3.,逻辑函数的化简,例,1,应用逻辑代数运算法则化简下列逻辑式：,解,反演,已知组合逻辑电路图，确定它们的逻辑功能。,(,2,),对逻辑函数表达式化简或变换；,组合逻辑电路：,逻辑电路在某一时刻的输出状态仅,由该时刻电路的输入信号所决定。,分析步骤：,(,1,),根据逻辑图，写出逻辑函数表达式；,(,4,),由状态表确定逻辑电路的功能。,(,3,),根据最简表达式列出状态表；,13.4.2,组合逻辑电路的分析,例,2,分析下图逻辑电路的功能。,状态表,A B Y,0 0 0,0 1 1,1 0 1,1 1 0,功能：,当,A,、,B,取值不相同时，,输出为,1,。是,异或门。,A,B,=1,Y,Y,&,&,&,A,B,&,异或门,符号,13.5,加法器,(1),半加器,1,+)0,1,0,+)1,1,0,+)0,0,1,+)1,1 0,进位,C,半加器真值表,A B S C,0 0 0 0,0 1 1 0,1 0 1 0,1 1 0 1,S=AB+AB=A,B,C=AB,S=AB+AB=A,B,C=AB,半加器逻辑电路图,A,&,1,B,S,C,(2),全加器,本位加数,低位向本位的进位,本位和,本位向高位的进位,全加器真值表,C,i-1,A,i,B,i,S,i,C,i,0 0 0 0 0,0 0 1 1 0,0 1 0 1 0,0 1 1 0 1,1 0 0 1 0,1 0 1 0 1,1 1 0 0 1,1 1 1 1 1,S,i,=C,i-1,(A,i,B,i,),C,i,=A,i,B,i,+C,i-1,(A,i,B,i,),全加器逻辑函数式,同样可推得,S,i,=C,i-1,(A,i,B,i,),C,i,=A,i,B,i,+C,i-1,(A,i,B,i,),全加器,由,2,个半加器构成一个全加器,半加器,用,4,个全加器构成一个,4,位二进制加法器,74LS83,