资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,2007级微电子,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,2007级微电子,*,2007级微电子,1,集成电路版图设计基础,basics of IC layout design,instructor:Jiang Hao,e-mail:,2007级微电子,2,1,工艺流程的定义,版图中的工艺层通常是版图设计者定义工艺的抽象工艺层，它们并不一一对应于芯片制造时所需要的掩膜层,。,芯片制造时所需要的掩膜层是由抽象工艺层给出的版图数据经过逻辑操作（,“,与”、“或”或“取反”）获得。,2007级微电子,3,Feature size L=0.18um,VDD 1.8V/2.5V,Deep NWELL to reduce substrate noise,MIM capacitor(1fF/um2),Thick-top-metal for inductor,6 Metal 1 Poly,Polycide resistor(7.5 Ohm/sq),High N/P implant resistor(59 Ohm/sq,133 Ohm/sq),M1-M5(78 mOhm/sq)Thick-top-metal(18 mOhm/sq),4,芯片加工：从版图到裸片,制版,加工,是一种多层平面“印刷”和叠加过程，但中间是否会带来误差？,2,版图,几何设计规则,2024/10/22,集成电路设计基础,5,设计规则,由于器件的物理特性和工艺的限制，芯片上物理层的尺寸进而版图的设计必须遵守,特定的规则,。,这些规则是各集成电路制造厂家根据本身的,工艺特点,和,技术水平,而制定的。,因此不同的工艺，就有不同的设计规则。,2024/10/22,集成电路设计基础,6,厂家提供设计规则,设计者只能根据厂家提供的设计规则进行版图设计,。,严格遵守设计规则可以极大地避免由于短路、断路造成的电路失效和容差以及寄生效应引起的性能劣化。,2024/10/22,集成电路设计基础,7,版,图几何设计规则,版图几何设计规则可看作是对光刻掩模版制备要求。,光刻掩模版是用来制造集成电路的。这些规则在生产阶段中为电路的设计师和工艺工程师提供了一种必要的信息联系。,2024/10/22,集成电路设计基础,8,设计规则与性能和成品率之间的关系,一般来讲，设计规则反映了性能和成品率之间可能的最好的折衷。,规则越保守，能工作的电路就越多,(,即成品率越高,),。,规则越富有进取性，则电路性能改进的可能性也越大，这种改进可能是以牺牲成品率为代价的。,2024/10/22,集成电路设计基础,9,版图几何设计规则,有几种方法可以用来描述设计规则。其中包括：,以,微米分辨率,来规定的微米规则,以,特征尺寸为基准的,规则,2024/10/22,集成电路设计基础,10,版图几何设计规则,层次,人们把设计过程抽象成若干易于处理的概念性版图层次，这些层次代表线路转换成硅芯片时所必需的掩模图形。,下面以某种,N,阱的硅栅工艺为例分别介绍层次的概念。,2024/10/22,集成电路设计基础,11,版图几何设计规则,层次表示,含义,标示图,NWELL,N,阱层,Locos,N,+,或,P,+,有源区层,Poly,多晶硅层,Contact,接触孔层,Metal,金属层,Pad,焊盘钝化层,NWELL,硅栅的层次标示,2024/10/22,集成电路设计基础,12,版图几何设计规则,NWELL,层相关的设计规则,编 号,描 述,尺 寸,目的与作用,1.1,N,阱最小宽度,10.0,保证光刻精度和器件尺寸,1.2,N,阱最小间距,10.0,防止不同电位阱间干扰,1.3,N,阱内,N,阱覆盖,P,+,2.0,保证,N,阱四周的场注,N,区环的尺寸,1.4,N,阱外,N,阱到,N,+,距离,8.0,减少闩锁效应,2024/10/22,集成电路设计基础,13,版图几何设计规则,N,阱设计规则示意图,2024/10/22,集成电路设计基础,14,版图几何设计规则,P,+,、,N,+,有源区相关的设计规则列表,编 号,描 述,尺 寸,目的与作用,2.1,P,+,、,N,+,有源区宽度,3.5,保证器件尺寸，减少窄沟道效应,2.2,P,+,、,N,+,有源区间距,3.5,减少寄生效应,2024/10/22,集成电路设计基础,15,版图几何设计规则,P,+,、,N,+,有源区设计规则示意图,2024/10/22,集成电路设计基础,16,版图几何设计规则,Poly,相关的设计规则列表,编 号,描 述,尺 寸,目的与作用,3.1,多晶硅最小宽度,3.0,保证多晶硅线的必要电导,3.2,多晶硅间距,2.0,防止多晶硅联条,3.3,与有源区最小外间距,1.0,保证沟道区尺寸,3.4,多晶硅伸出有源区,1.5,保证栅长及源、漏区的截断,3.5,与有源区最小内间距,3.0,保证电流在整个栅宽范围内均匀流动,2024/10/22,集成电路设计基础,17,版图几何设计规则,Poly,相关设计规则示意图,2024/10/22,集成电路设计基础,18,版图几何设计规则,Contact,相关的设计规则列表,编 号,描 述,尺 寸,目的与作用,4.1,接触孔大小,2.0 x2.0,保证与铝布线的良好接触,4.2,接触孔间距,2.0,保证良好接触,4.3,多晶硅覆盖孔,1.0,防止漏电和短路,4.4,有源区覆盖孔,1.5,防止,PN,结漏电和短路,4.5,有源区孔到栅距离,1.5,防止源、漏区与栅短路,4.6,多晶硅孔到有源区距离,1.5,防止源、漏区与栅短路,4.7,金属覆盖孔,1.0,保证接触，防止断条,2024/10/22,集成电路设计基础,19,版图几何设计规则,contact,设计规则示意图,2024/10/22,集成电路设计基础,20,版图几何设计规则,Metal,相关的设计规则列表,编 号,描 述,尺 寸,目的与作用,5.1,金属宽度,2.5,保证铝线的良好电导,5.2,金属间距,2.0,防止铝条联条,2024/10/22,集成电路设计基础,21,版图几何设计规则,Metal,设计规则示意图,2024/10/22,集成电路设计基础,22,版图几何设计规则,Pad,相关的设计规则列表,编 号,描 述,尺 寸,目的与作用,6.1,最小焊盘大小,90,封装、邦定需要,6.2,最小焊盘边间距,80,防止信号之间串绕,6.3,最小金属覆盖焊盘,6.0,保证良好接触,6.4,焊盘外到有源区最小距离,25.0,提高可靠性需要,2024/10/22,集成电路设计基础,23,版图几何设计规则,Pad,设计规则示意图,2024/10/22,集成电路设计基础,24,版图几何设计规则,当给定电路原理图设计其版图时，必须根据所用的工艺设计规则，时刻注意版图同一层上以及不同层间的图形大小及相对位置关系。,2007级微电子,25,所设计方向器的版图：,2007级微电子,26,加工后得到的实际芯片例子：,2007级微电子,27,加工过程中的非理想因素,制版光刻的分辨率问题,多层版的套准问题,表面不平整问题,流水中的扩散和刻蚀问题,梯度效应,2007级微电子,28,解决办法,厂家提供的几何设计规则,(topological design rule),，确保完成设计功能和一定的芯片成品率，这些设计规则直接由流片厂家提供。,几何,设计规则是版图设计和工艺之间的接口。,设计者的设计准则,(rule for performance),，用以提高电路的某些性能，如匹配，抗干扰，速度等,2007级微电子,29,设计规则的运用,TASK1,：设计一个反相器的版图，其中的,NMOS,和,PMOS,晶体管均为最小尺寸（课堂演示,+,学生练习）,
展开阅读全文