数字电子技术11讲13周第四章

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,数字电子技术基础,第五版,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,数字电子技术基础,第五版,二、优先编码器,特点：允许,同时输入,两个以上的编码信号，但只对其中优先权最高的一个进行编码,优先级别的高低,由设计者根据输入信号的轻重缓急情况而定。如根据病情而设定优先权,例：,8,线,-3,线优先编码器,（设,I,7,优先权最高,I,0,优先权最低）,输 入,输 出,I,0,I,1,I,2,I,3,I,4,I,5,I,6,I,7,Y,2,Y,1,Y,0,X,X,X,X,X,X,X,1,1,1,1,X,X,X,X,X,X,1,0,1,1,0,X,X,X,X,X,1,0,0,1,0,1,X,X,X,X,1,0,0,0,1,0,0,X,X,X,1,0,0,0,0,0,1,1,X,X,1,0,0,0,0,0,0,1,0,X,1,0,0,0,0,0,0,0,0,1,1,0,0,0,0,0,0,0,0,0,0,低电平,实例：,8,线,-3,线优先编码器,74HC148,选通信号,附加输出信,号,输 入,输 出,1,X,X,X,X,X,X,X,X,1,1,1,1,1,0,1,1,1,1,1,1,1,1,1,1,1,0,1,0,X,X,X,X,X,X,X,0,0,0,0,1,0,0,X,X,X,X,X,X,0,1,0,0,1,1,0,0,X,X,X,X,X,0,1,1,0,1,0,1,0,0,X,X,X,X,0,1,1,1,0,1,1,1,0,0,X,X,X,0,1,1,1,1,1,0,0,1,0,0,X,X,0,1,1,1,1,1,1,0,1,1,0,0,X,0,1,1,1,1,1,1,1,1,0,1,0,0,0,1,1,1,1,1,1,1,1,1,1,1,0,为,0,时，电路工作,无,编码输入,为,0,时，电路工作,有,编码输入,状态,1,1,不工作,0,1,工作，但无输入,1,0,工作，且有输入,0,0,不可能出现,附加输出信号的状态及含意,控制端扩展功能举例：,例：用两片,8,线,-3,线优先编码器,16,线,-4,线优先编码器,其中， 的优先权最高, ,Ys,Yex,状态,1,1,不工作,0,1,工作，但无输入,1,0,工作，且有输入,0,0,不可能出现,第一片为高优先权,只有,(1),无编码输入时，,(2),才允许工作,第,(1),片,时表示对,的编码,低,3,位输出应是两片的输出的“,或,”,(1),片无有效,编码请求时才允许,(2),片编码,编码输出的最高位,编码输出为原码,三、二,-,十进制优先编码器,将 编成,0110 1110,的优先权最高，,最低,输入的低电平信号变成一个对应的十进制的编码,二十进制优先编码器,74LS147,的逻辑图,1 1 1 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,1 1 0 1,1 1 1 0,1 1 1,1,1 1,1,1,1,1,X,X,X,X,X,X,X,X,0,X,X,X,X,X,X,X,0,1,X,X,X,X,X,X,0,1,1,X,X,X,X,X,0,1,1,1,X,X,X,X,0,1,1,1,1,X,X,X,0,1,1,1,1,1,X,X,0,1,1,1,1,1,1,X,0,1,1,1 1,1,1,1,0,1,1,1,1,1,1,1,1,输 出,输 入,如输入,1111,0,01011,优先顺序,I,0,I,5,I,9,Y,3,Y,0,11010,0,1111,1010,表示,输出反码,表示输入,低电平有效,如输入,1111,0,01011,5,有效，输出,1010,（,5,的反码）,74LS147,优先编码器示意图,4.3.2,译码器,译码：将每个输入的二进制代码译成对应的输出高、低电平信号。,译码器,： 实现译码功能的电路。,二进制代码,原来信息,编码对象,编码,译码,二,-,十进制译码器,通用译码器,显示译码器,二进制译码器,代码转换器,译码器,译码器的种类,一、二进制译码器,输 入,输 出,A,2,A,1,A,0,Y,7,Y,6,Y,5,Y,4,Y,3,Y,2,Y,1,Y,0,0,0,0,0,0,0,0,0,0,0,1,0,0,1,0,0,0,0,0,0,1,0,0,1,0,0,0,0,0,0,1,0,0,0,1,1,0,0,0,0,1,0,0,0,1,0,0,0,0,0,1,0,0,0,0,1,0,1,0,0,1,0,0,0,0,0,1,1,0,0,1,0,0,0,0,0,0,1,1,1,1,0,0,0,0,0,0,0,输入：二进制代码（,N,位），,输出：,2,N,个，每个输出仅包含一个,最小项,。,三位二进制译码器的方框图,输入是三位二进制代码、有八种状态，八个输出端分别对映其中一种输入状态。因此，又把三位二进制译码器称为,3,线,8,线译码器,。,例：,3,线,8,线译码器,真值表 逻辑表达式：,用电路进行实现,用二极管与门阵列组成的,3,线,8,线译码器（,最小项译码器,）,输 入,输 出,A,2,A,1,A,0,Y,7,Y,6,Y,5,Y,4,Y,3,Y,2,Y,1,Y,0,0,0,0,0,0,0,0,0,0,0,1,0,0,1,0,0,0,0,0,0,1,0,0,1,0,0,0,0,0,0,1,0,0,0,1,1,0,0,0,0,1,0,0,0,1,0,0,0,0,0,1,0,0,0,0,1,0,1,0,0,1,0,0,0,0,0,1,1,0,0,1,0,0,0,0,0,0,1,1,1,1,0,0,0,0,0,0,0,集成译码器实例：,74HC138,内部电路图,译码输入端,S,为附加控制端（又称使能端）,S=1,译码工作,S=0,禁止译码,，,输出全,1,低电平,输出,仿真,74HC138,的功能表：,输 入,输 出,S,1,A,2,A,1,A,0,0,X,X,X,X,1,1,1,1,1,1,1,1,X,1,X,X,X,1,1,1,1,1,1,1,1,1,0,0,0,0,1,1,1,1,1,1,1,0,1,0,0,0,1,1,1,1,1,1,1,0,1,1,0,0,1,0,1,1,1,1,1,0,1,1,1,0,0,1,1,1,1,1,1,0,1,1,1,1,0,1,0,0,1,1,1,0,1,1,1,1,1,0,1,0,1,1,1,0,1,1,1,1,1,1,0,1,1,0,1,0,1,1,1,1,1,1,1,0,1,1,1,0,1,1,1,1,1,1,1,译中为,0,高电平有效,低电平有效,禁止译码,译码工作,图,74HC138,的逻辑符号,低电平有效输出,三位二进制代码,使能端,此译码器又是一个完整的数据分配器,用译码器构成数据分配器,D,A,1,A,0,Y,0,Y,1,Y,2,Y,3,数据分配器原理框图,用,3-8,译码器构成八输出数据分配器,？,只要将,3-8,译码器的选通端接为数据输入即可。,D,应用举例,利用附加控制端进行扩展,例： 用,74HC138,（,3,线,8,线译码器）,4,线,16,线译码器,应用举例,功能扩展,(,利用使能端实现,),扩展位控制,使能端,D,3,=0,时，片,1,工作，片,2,禁止,D,3,=1,时，片,1,禁止，片,2,工作,二、二,十进制译码器,将输入,BCD,码的,10,个代码译成,10,个高、低电平的输出信号,BCD,码,以外的伪码,，输出,均无,低电平信号产生,例：,74HC42,图,二,十进制,译码器,74HC42,的逻辑符号,表,二,-,十进制,译码器,74HC42,的功能表,译中为,0,拒绝伪码,三、用译码器设计组合逻辑电路,1.,基本原理,3,位,二进制译码器给出,3,变量,的全部最小项,;,。,n,位,二进制译码器给出,n,变量,的全部最小项,;,任意函数,将,n,位二进制译码输出的,最小项组合起来,，可获得任何形式的输入变量不大于,n,的组合函数,数据输入端,A B C,2.,举例,例：利用,74HC138,设计一个多输出的组合逻辑电路，输出逻辑函数式为：,四、显示译码器,在数字测量仪表和各种数字系统中，需要将数字量直观地显示出来，一方面供人们直接读取测量和运算的结果，另一方面用于监视数字系统的工作情况。,数字显示电路通常由,显示译码器、驱动器,和,显示器,等部分组成。,1.,七段字符显示器,如：,数字显示器件,数字显示器件是用来,显示数字、文字或者符号,的器件，常见的有辉光数码管、荧光数码管、,液晶显示器、发光二极管数码管,、场致发光数字板、等离子体显示板等等,发光二极管（,LED,）,液晶显示器（,LCD,）,图,七段数码管字形显示方式,七段字形显示方式,LED,数码管通常采用图所示的七段字形显示方式来表示,0-9,十个数字。,图,七段显示,LED,数码管,(a),外形图,(b),共阴型,(c),共阳型,(1) LED,数码管,LED,数码管又称为半导体数码管，它是由多个,LED,按分段式封装制成的。,LED,数码管有两种形式：,共阴型和共阳型,。,公共阴极,公共阳极,高电平驱动,低电平驱动,（,2,）,发光二极管（,LED,）,及其驱动方式,LED,具有许多优点，它不仅有工作电压低,(1.5,3V),、体积小、寿命长、可靠性高等优点，而且响应速度快,(,100ns,),、亮度比较高。,一般,LED,的工作电流选在,510mA,，但不允许超过最大值（通常为,50mA,）。,LED,可以直接由门电路驱动。,功能：,将,4,位二进制代码,，,译为,数码显示器所需的,信号,。如七段数码显示器，则译为,7,个显示信号，通过数码管,显示相应的数字,。,2,七段显示译码器,仿真,图,7448,的逻辑符号,七段显示译码器,七段显示器译码器把输入的,BCD,码,，,翻译,成驱动七段,LED,数码管各,对应段所需的电平,。,7448,是一种七段显示译码器。,BCD,七段字符显示译码器（代码转换器）,7448,输 入,输 出,数字,A,3,A,2,A,1,A,0,Y,a,Y,b,Y,c,Y,d,Y,e,Y,f,Y,g,字形,0,0,0,0,0,1,1,1,1,1,1,0,1,0,0,0,1,0,1,1,0,0,0,0,2,0,0,1,0,1,1,0,1,1,0,1,3,0,0,1,1,1,1,1,1,0,0,1,4,0,1,0,0,0,1,1,0,0,1,1,5,0,1,0,1,1,0,1,1,0,1,1,6,0,1,1,0,0,0,1,1,1,1,1,7,0,1,1,1,1,1,1,0,0,0,0,8,1,0,0,0,1,1,1,1,1,1,1,9,1,0,0,1,1,1,1,0,0,1,1,10,1,0,1,0,0,0,0,1,1,0,1,11,1,0,1,1,0,0,1,1,0,0,1,12,1,1,0,0,0,1,0,0,0,1,1,13,1,1,0,1,1,0,0,1,0,1,1,14,1,1,1,0,0,0,0,1,1,1,1,15,1,1,1,1,0,0,0,0,0,0,0,真值表 卡诺图,BCD,七段,显示译码器,7448,的逻辑图,7448,的功能表,1,）,灯测试输入,：为低电平时，输出全部置为,1,，数码管应显示“,8”,。正常使用，应接高电平。,2,）,灭零输入,：为低电平，且,A,3,A,2,A,1,A,0,=0,时，数码管不显示（灭）。,3,）,熄灭输入,/,灭零输出,：,双重功能的输入,/,输出端。,因此 表示译码器,将本来应该显示的零熄灭了,将灭,0,输出和灭,0,输入配合使用，可以实现多位数码显示的灭,0,控制。,输入：,外加低电平时，,无论输入状态是什么，,所有,数码管熄灭,。,输出：,当,A,3,A,2,A,1,A,0,为,0,时，,且灭零输入信号 时，,输出为,0,。,用,7448,可以直接驱动共阴极的数码管如需要较大电流可采用如下连接方法,例：利用 和 的配合，实现,多位显示系统的灭零控制,整数部分,：最高位是,0,，而且灭掉以后，输出 作为次高位的 输入信号,小数部分：,最低位是,0,，而且灭掉以后，输出 作为次低位的 输入信号,但小数点前后两位应能显示,0,4.3.3,数据选择器,一、工作原理,常见的数据选择器有,四选一、,八选一、十六选一,电路,A,1,A,0,Y,1,1,X,X,0,0,0,0,D,10,0,0,1,D,11,0,1,0,D,12,0,1,1,D,13,例：“双四选一”，,74HC153,分析其中的一个“四选一”,例：用两个“,四选一,”接成“,八选一,”,“四选一”只有,2,位地址输入，从四个输入中选中一个,“八选一”的八个数据需要,3,位地址代码指定其中任何一个,二、用数据选择器设计组合电路,1.,基本原理,具有,n,位地址输入,的数据选择器，可产生任何形式的输入变量,不大于,n+1,的组合函数,例如：,4.3.4,加法器,一、,1,位加法器,1.,半加器,:,不考虑来自低位的进位，将两个,1,位的二进制数相加,输 入,输 出,A,B,S,CO,0,0,0,0,0,1,1,0,1,0,1,0,1,1,0,1,2.,全加器：,将两个,1,位二进制数及来自低位的进位相加,输 入,输 出,A,B,CI,S,CO,0,0,0,0,0,0,0,1,1,0,0,1,0,1,0,0,1,1,0,1,1,0,0,1,0,1,0,1,0,1,1,1,0,0,1,1,1,1,1,1,74LS183,二、多位加法器,串行进位加法器,优点：,简单,缺点：,慢,CI,是低位的进位，,CO,是向高位的进位，,A,3,A,2,A,1,A,0,和,B,3,B,2,B,1,B,0,是两个二进制待加数，,S,3,、,S,2,、,S,1,、,S,0,是对应各位的和。,2.,超前进位加法器,基本原理：,加到第,i,位,的进位输入信号是两,个加数第,i,位以前各位,（,0 j-1,）的函数，,可在相加前由,A,B,两数确定。,优点：,快，每,1,位的,和,及最后的,进位,基本同时产生。,缺点：,电路复杂。,74LS283,加数,被加数,和,低位进位,高位进位,三、用加法器设计组合电路,基本原理：,若生成函数可变换成,输入变量,与,输入变量,相加,若生成函数可变换成,输入变量,与,常量,相加,例：将,BCD,的,8421,码转换为余,3,码,输 入,输 出,D,C,B,A,Y,3,Y,2,Y,1,Y,0,0,0,0,0,0,0,1,1,0,0,0,1,0,1,0,0,0,0,1,0,0,1,0,1,0,0,1,1,0,1,1,0,0,1,0,0,0,1,1,1,0,1,0,1,1,0,0,0,0,1,1,0,1,0,0,1,0,1,1,1,1,0,1,0,1,0,0,0,1,0,1,1,1,0,0,1,1,1,0,0,思考,：,1,、如何用,74LS283,实现二进制减法运算,?,分析,：,A,减,B,的运算相当于进行,A,加,B,的补码（反码,+1,）,1,思考,：,2,、如何用,74LS283,通过控制端可以加法也可以实现减法运算,?,A B,Y,0 0,0,0 1,1,0,1,1,0,思考：已知,X,是,3,位二进制数（其值小于等于,5,），试实现,Y=3X,并用,7,段数码管进行显示,?,Y=3X,？,D2,D1,D0,D,4,D,3,D,2,D,1,D,0,A B C,0 0 0 0 0,0 0 0 1 1,0 0 1 1 0,0 1 0 0 1,0 1 1 0 0,0 1 1 1 1,1 0 0 1 0,1 0 1 0 1,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,输 出,输 入,4.3.5,数值比较器,用来比较两个二进制数的数值大小,一、,1,位数值比较器,A,B,比较有三种可能结果,二、多位数值比较器,原理：从高位比起，只有高位相等，才比较下一位。,例如：,2.,集成电路,74LS85,实现,4,位二进制数的比较,图,74LS85,的逻辑符号,3.,比较两个,8,位二进制数的大小,例：用两片,74LS85,进行,8,位数比较,（串联扩展方式）,低位片,高位片,低四位,高四位,在位数较多且要满足一定的速度要求时，采取,并联,方式，它比串联扩展方式工作速度快。,用,7485,组成,16,位数值比较器的并联扩展方式。,B,3,A,3,B,0,A,0,B,7,A,7,B,4,A,4,B,11,A,11,B,8,A,8,B,15,A,15,B,12,A,12,输出,4.4,组合逻辑电路中的竞争,-,冒险现象,4.4.1,竞争,-,冒险现象及成因,一、什么是“,竞争,”,两个输入“同时向相反的逻辑电平变化”，称存在“竞争”,二、因“竞争”而可能在输出产,生,尖峰脉冲,的现象，破坏逻,辑功能；,但,输入有竞争现象时，,输出不一定都产生。故,称为“,竞争,-,冒险,”,4.4.3,消除竞争,-,冒险现象的方法,一、接入滤波电容,尖峰脉冲很窄，用很小的电容就可将尖峰削弱到,V,TH,以下。,二、引入选通脉冲,取选通脉冲作用时间，在电路达到稳定之后，,P,的高电平期的输出信号不会出现尖峰。,三、修改逻辑设计,例：,修改逻辑设计,适用范围有限；,加滤波电容,是实验调试阶段常采取的应急措施；,加选通脉冲,则是行之有效的方法。目前许多,MSI,器件都备有使能,(,选通控制,),端， 为加选通信号消除毛刺提供了方便。,作业题,P210,4.3,4.5,4.9,4.12,4.25,预习第五章,1,3,节,