IO端口地址译码

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,信息工程学院,电子信息工程教研室,微机原理与接口,(第,5,章）,5.2,I/O端口地址译码技术,主要,内容,5.,2.1,I/O端口,及其编址方式,5.,2.2,I/O,端口地址分配,5.,2.3,I/O,端口地址译码,5.,2.1 I/O端口及其编址方式,端口（,port,）：,是,接口电路中,能被,CPU,直接,访问,的寄存器。,端口的种类：,数据口、状态口、命令口,I/O,端口和,I/O,操作,1,）,I/O,端口,2,）,I/O,操作,本质：,I/O,端口的操作,端口地址编址方式,1,）统一编址,（存储器映象方式）,原则：,M,与,I/O,共用整个地址空间；,I/O,端口与存储单元等同,M,与,I/O,地址不,重叠,优点：,I/O,可有较大编址空间，易扩展；,I/O,操作指令类型多、功能齐全；,缺点：,M,的地址空间受限；,I/O,指令较长，执行,速度较慢,00F,FH,0000,H,0100,H,FFFFH,地址,.,M,空间,I/O,空间,.,（,64,KB,）,整个地址空间,（,256,个）,（,65280,个）,Motorola,系列、,Apple,系列、,部分小型机,本章首页,5.,2.1 I/O端口及其编址方式（续）,2,）独立编址,（,I/O,映象方式、专用,I/O,指令方式）,FFH,00H,地址,I/O,空间,.,（,256,个）,PC,系列、,Z-80,系列,原则：,M,与,I/O,分开编址、互不干扰,M,与,I/O,地址不重叠,优点：,M,空间不受,I/O,空间影响；有专用,I/O,指令（程序清晰）；,I/O,指令短，执行速度快,缺点：,I/O,指令种类有限，,I/O,空间不易扩展,独立编址方式的端口访问,1,）,I/O,指令,输入,IN AL,PORT,IN AL,DX,IN AX,PORT,IN AX,DX,输出,OUT PORT,AL,OUT DX,AL,OUT PORT,AX,OUT DX,AX,注意事项,PORT,范围,（长格式）：,00H,FFH,数据寄存器,：,AL/AX,端口间址寄存器,（短格式）：,DX,（,64KB,）,M,空间,地址,0000H,FFFFH,.,本章首页,5.,2.1 I/O端口及其编址方式（续）,2,）,I/O,端口访问,设某输出设备的状态,READY,（高有效）可由端口,PORTS,中读出（,D,7,位），数据端口地址为,PORTD,，编写程序段，将内存中,BUF,单元的内容输出给该设备,。,WAIT,：,MOVDX,PORTS,INAL,DX,ANDAL,80H;,读取状态字，判断,READY,1,？,JZWAIT;READY,0,，等待,MOVDX,PORTD,MOVAL,BUF,OUTDX,AL;,将数据输出到端口,PORTD,本章首页,5.,2.2 I/O端口地址分配,I/O,接口硬件分类,1,）系统板上的,I/O,芯片,定时,/,计数器、中断控制器、,DMA,控制器、并行接口等,2,）,I/O,扩展槽上的接口控制卡,软驱卡、硬驱卡、声卡、视卡等,I/O,端口,地址分配,PC,微机,I/O,地址：,A,0,A,15,，非完全译码，地址空间（,1KB,）：,000,3FFH,PC,机：,前,512,个（,A,9,0,）分配给系统板；后,512,个（,A,9,1,）分配给扩展槽,AT,机：,前,256,个（,00H,FFH,）分配给系统板；后,768,个分配给扩展槽,具体分配如表所示,I/O,端口地址选用原则,1,）凡是系统配置占用了的地址,一律不能,使用,2,）计算机厂家申明保留的地址,最好不要,使用,3,）,可用,留作实验卡的地址：,300H,31FH,；最好用地址开关,本章首页,I/O,芯片名称,端口地址,DMA,控制器,1,DMA,控制器,2,DMA,页面寄存器,000H,00FH,0C0H,0DFH,080H,09FH,中断控制器,1,中断控制器,2,020H,03FH,0A0H,0BFH,定时器,并行接口（键盘）,RT/CMOS RAM,协处理器,040H,05FH,060H,06FH,070H,07FH,0F0H,0FFH,系统板上接口芯片的端口地址,I/O,接口名称,端口地址,游戏控制卡,200H,20FH,并行口控制卡,1,并行口控制卡,2,370H,37FH,270H,27FH,串行口控制卡,1,串行口控制卡,2,3F8H,3FFH,2F8H,2FFH,原型插件板（用户可用）,300H,31FH,同步通信卡,1,同步通信卡,2,3A0H,3AFH,380H,38FH,单显,MDA,彩显,CGA,彩显,EGA/VGA,3B0H,3BFH,3D0H,3DFH,3C0H,3CFH,硬驱控制卡,软驱控制卡,1F0H,1FFH,3F0H,3F7H,PC,网卡,360H,36FH,扩展槽上接口控制卡的端口地址,I/O,端口地址分配表,本章首页,5.,2.3 I/O端口地址译码,I/O,地址译码电路工作原理及作用,1,）地址译码电路的作用,作用：地址控制信号 接口芯片的选择信号,常用控制信号：,SHBE,、,AEN,、,AEN,0,：避免在,DMA,期间，由,DMA,控制器对这些以非,DMA,方式传送的端口执行,DMA,操作,2,）地址译码电路的输出信号,输出信号：低电平有效,I/O,地址译码方法,片间选择：,高位地址控制信号 片选信号,片内端口选择：,低位地址直接与接口芯片地址线相连,逻辑组合,IOR,IOW,I/OCS,16,译码电路,高位地址、,低位地址的划分,本章首页,5.,2.3 I/O端口地址译码（续）,I/O,端口地址译码电路设计,地址范围：,n,根地址线未参与译码，译出地址含,2,n,个,本章首页,A,9,&,1,A,8,1,A,7,A,6,A,5,A,4,A,3,1,1,1,1,&,A,2,A,1,A,0,AEN,IOR,1,Y,74LS30,74LS20,74LS32,例：,PC,机系统板上的端口地址译码电路（为每个接口芯片分配一个含有,32,个地址的地址范围）,1,）固定式端口地址译码,门电路译码法,单个地址或地址范围,例,：图中译码输出地址,2FH,（只读、,AEN,0,）,试分析将图中的,A,1,、,A,2,去掉后，译码输出的地址,译码器,（以,74LS138,为例）,译码法,多个地址或地址范围,?,三,八译码器,74LS138,的逻辑功能：,当其,3,个译码控制端都为有效，即：,G,1,1,，,G,2A,G,2B,0,时，它的,8,个译码输出端（,Y,0,Y,7,）有且只有一个为有效（低电平），有效引脚的编码由输入选择信号,C,、,B,、,A,决定；即：,CBA,i,，则,Yi,0,（,i,0,7,）,5.,2.3 I/O端口地址译码（续）,1,A,7,A,6,A,5,1,A,9,A,8,AEN,A,B,C,G,2A,G,2B,G,1,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,1,IOW,DMACS,T/C CS,PPICS,INTRCS,WRTNMIREG,WRTDMAPG,(8237),(8259),(8253),(8255),(,写,DMA,页面寄存器,),(,写,NMI,屏蔽寄存器,),(74LS138),各芯片的地址：,8237,：,00H,1FH 8259,：,20H,3FH,8253,：,40H,5FH 8255,：,60H,7FH,写,DMA,页面寄存器：,80H,9FH,写,NMI,屏蔽寄存器：,A0H,BFH,2,）可选式端口地址译码,比较器地址开关,原理：,当比较器输出有效（相等）时，译码输出有效,分析,S,0,、,S,2,闭合时译码输出地址,本章首页,S,0,S,1,S,3,S,2,DIP,Vcc,A=B,B,3,B,2,B,0,B,1,A,3,A,2,A,0,A,1,A,9,A,8,A,6,A,7,74LS85,A=B,AB,A,B,C,G,2A,G,2B,G,1,Y,0,Y,1,Y,6,Y,7,(74LS138),A,4,A,3,A,2,A,5,AEN,Y,6,：,158H,15BH Y,7,：,15CH,15FH,Y,0,：,140H,143H Y,1,：,144H,147H,5.,2.3 I/O端口地址译码（续）,本章首页,32CH,32FH,：该电路无法实现,24CH,24FH,：,S,0,、,S,3,断开；,S,1,、,S,2,闭合,NOTE,：,由开关控制的地址才能改变,使用跳接开关,A,9,&,A,8,A,3,1,&,AEN,1,Y,74LS30,74LS20,74LS32,1,1,1,A,2,1,A,0,1,异或门地址开关,原理：,若要求异或门的输出,C,1,，,则两个输入端逻辑电平反，,即：若开关,S,闭合，则,A,i,1,；,否则，,A,i,0,若要求异或门的输出,C,0,，则两个输入端逻辑电平相同，即：若开关,S,闭合，则,A,i,0,；否则，,A,i,1,=1,Vcc,A,i,S,C,若要求,Y,3,的地址为,24CH,24FH,，如何设置开关；若要求为,32CH,32FH,呢？,?,5.,2.3 I/O端口地址译码（续）,本章首页,芯片,74LS136,：内含,4,个异或门，各异或门与引脚的关系,=1,1,3,2,=1,4,6,5,=1,9,8,10,=1,12,11,13,3,11,6,8,3,11,6,8,3,6,8,A,3,A,6,A,10,A,7,AEN,A,11,IOR,IOW,5,12,13,9,10,4,1,10,4,1,13,10,4,1,2,2,5,12,9,2,5,9,S,0,S,1,S,2,S,3,S,4,S,5,S,6,S,7,S,8,S,9,+5V,74LS136,A,B,C,G,2A,G,2B,G,1,Y,0,74LS138,A,2,A,1,A,0,Y,7,Y,0,Y,7,地址,170H,177H,S,0,、,S,2,、,S,5,、,S,6,闭合,S,9,常闭；,IOR,、,IOW,任一个接非门,要求,Y,0,Y,7,的地址为,328H,32FH,，如何设置开关,?,若利用异或门输出控制,138,的,G,2A,，电路怎样改动？,?,本章要点,端口的概念,端口的地址编址方式及其特点,I/O,端口地址选用的原则,掌握,I/O,端口地址译码电路的工作原理,I/O,端口地址译码电路的设计与分析,本章首页,