《门电路补充内容》PPT课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,数字电子技术基础,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,数字电子技术基础,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,数字电子技术基础,门电路补充内容,孙卫强,CMOS,反相器,R,p,：,PMOS,管的电阻，,R,n,：,NMOS,管的电阻,电阻性负载,CMOS,反相器的电阻模型,电阻性负载的,戴维宁等效电路,R,p,：,PMOS,管的电阻，,R,n,：,NMOS,管的电阻,电阻性负载,CMOS,器件的电阻模型（输出为低电平）,V,OUT,=3.33,100/(100+667),=0.43V,电阻性负载的,戴维宁等效电路,电阻性负载,CMOS,器件的电阻模型（输出为高电平）,V,OUT,=(5V-3.33V)*667/(200+667)+3.33V,=4.61V,电阻性负载的,戴维宁等效电路,吸收电流和提供电流,吸收电流,提供电流,电阻性负载,电阻性负载,最大低态输出电流,(mA),最大低态输出电压,(V),最小高态输出电流,(mA),最小高态输出电压,(V),负载,负载,上两个,slides,中吸收和提供电流各是多少？内部功耗是多少？,非理想输入时电路的特性,I,wasted,=5/(400+2500)=1.72mA,功耗：,P,wasted,=5*,I,wasted,=8.62mW,I,wasted,=5/(4000+200),功耗：,P,wasted,=5*,I,wasted,非理想输入时电路的负载特性,浪费的功率等于多少？,电阻性负载的,戴文宁等效电路,CMOS电路的动态电气特性,现代电路设计正朝着纯CMOS技术的方向演进，而CMOS器件具有很高的输入阻抗，因此直流负载效应常常可以忽略不计,CMOS输入端、封装和内部连线具有相当大的电容,电容充放电时间是构成电路/器件时延的主要因素之一,CMOS转换时间分析,影响转换时间的因素,晶体管的导通电阻,驱动的输入端的电容,寄生电容的来源,输出电路，,2-10pF,输出和其它输入的连线电容，,1pF/,英寸或更多,输入电路，,2-15pF,转换时间分析的,等效电路,CMOS转换时间分析下降时间,其中,R,n,C,L,为时间常数,t,f,=8.5 ns,下降时间,CMOS转换时间分析上升时间,上升时间,其中,R,n,C,L,为时间常数,t,r,=17 ns,CMOS,电路的功率损耗,CMOS,电路在状态不发生变化时，功耗很低,静态功耗，通常可以忽略,状态发生变化的,过程中,消耗可观的电能,动态功耗,1.,由于转换瞬间,T1,和,T2,瞬态导通而导致的瞬态导通功耗,P,T,=C,PD,V,CC,2,f,，其中：,C,PD,：功耗电容,f,：输出信号转换的频率,2.,对负载电容充放电导致的功耗,P,L,=C,L,V,DD,2,f,，其中：,C,L,：负载电容,f,：输出信号转换的频率,总功耗：,P,=,P,T,+,P,L,CMOS三态缓冲器,漏极开路CMOS与非门,集电极开路(OC)门,TTL与非门电路,TTL反相器电路,OC门输出并联的接法,为,OC,输出并联电路选取合适的上拉电阻,参考阎石版“数字电子技术基础”【例2.4.4】,作业,12、22、24,