指的执行过程(精品)

,Click to edit Master title style,Click to edit Master text styles,Second level,Third level,Fourth level,Fifth level,*,*,*,CPU,的模型,计算机的工作过程,假设在某计算机的指令系统中设计有如下的几条指令：,(1) LOAD R1, M1 (2) STORE M3, R1,(3) ADD R1, M2 (4) JMP L,(1),是传送类指令，其含义是将,M1,中的内容装入,R1,。,(2),也是传送类指令，其含义是将,R1,的内容存入,M3,中。,(3),是运算类指令，其含义是将,R1,的内容与,M2,中的内容相加后存入,R1,。,(4),是转移类指令，其含义是无条件转向,L,处。,如果要求将,M1,的内容与,M2,的内容相加后存入,M3(,可表示为,(M1)+(M2)(M3),，,再将程序转向,L,处的指令继续执行，则可用上面给出的各指令编写出如下的程序来实现：,汇编语言程序 机器语言程序 程序的功能,LOAD R1, M1,0000,1011,00000101,将,M1,的内容送入,R1,ADD R1, M2,0001,1011,00000110,将,R1,的内容加上,M2,的内容再送回,R1,STORE M3, R1,0010,1011,00000111,将,R1,的内容送入,M3,中,JMP L,0011,0000,00010001,转向,L,处继续执行那里的指令,汇编时，假设存储单元的地址,M1,、,M2,、,M3,分别为,5,、,6,、,7,，其内容分别为,12,、,34,、,0,；地址,L,为,17,；,R1,寄存器的编号为,1011,；,四条指令,LOAD,、,ADD,、,STORE,、,JMP,的操作码分别为,0000,、,0001,、,0010,、,0011,。,每条机器指令的第,2,个字节都是存储单元地址，第一个字节左边,4,位是操作码，右边,4,位是寄存器号或,0000,。,上述机器语言程序可被计算机识别，但不能被执行，还需要为其分配存储器地址。,例如，上述机器语言程序可能按如下方式分配存储器地址：,00000101,00001100,M1,00000110,00100010,00000111,00000000,00001000,0000,1011,00001001,00000101,00001010,0001,1011,00001011,00000110,00001100,0010,1011,00001101,00000111,00001110,0011,0000,00001111,00010001,00010000,.,00010001,.,M2,M3,“,LOAD R1, M1”,的第一个字节,“,LOAD R1, M1”,的第二个字节,“,ADD R1, M2”,的第一个字节,“,ADD R1, M2”,的第二个字节,“,STORE M3, R1”,的第一个字节,“,STORE M3, R1”,的第二个字节,“,JMP L”,的第一个字节,“,JMP L”,的第二个字节,第五条指令（只有一个字节）,第六条指令,指令及程序的执行过程,计算机执行程序的过程可归纳如下,：,(1),控制器把,PC,中的指令地址送往存储器地址寄存器,MAR,，,并发出读命令,“,M,读”,。存储器按给定的地址,读出指令,，经由存储器数据寄存器,MDR,送往控制器，保存在指令寄存器,IR,中。,(2),指令译码器,ID,对指令寄存器,IR,中的指令进行,译码,，分析指令的操作性质，并由控制电路向存储器、运算器等有关部件发出指令所需要的微命令。,(3),当需要由存储器向运算器提供数据时，控制器根据指令的地址部分，形成数据所在的,存储单元地址,，并送往存储器地址寄存器,MAR,，,然后向存储器发出读命令,“,M,读”,，从存储器中读出的数据经由存储器数据寄存器,MDR,送往运算器。,(4),当需要由运算器向存储器写入数据时，控制器根据指令的地址部分，形成数据所在的存储单元地址，并送往存储器地址寄存器,MAR,，,再将欲写的数据存入存储器数据寄存器,MDR,，,最后向存储器发出写命令,“,M,写”,，,MDR,中的数据即被写入由,MAR,指示地址的存储单元中。,(5),一条指令执行完毕后，控制器就要接着执行下一条指令。,为了把下一条指令从存储器中取出，通常控制器把,PC,的内容加上一个数值，形成下一条指令的地址，但在遇到“转移”指令时，控制器则把“转移地址”送入,PC,。,控制器不断重复上述过程的,(1),到,(5),，每重复一次，就执行了一条指令，直到整个程序执行完毕。,LOAD R1, M1,ADD R1, M2,STORE M3, R1,JMPL,L,M1,M2,M3,a,b,c,IR,PC,MAR,MDR,R0,Rn-1,Y,Z,ABUS,DBUS,控制电路,指令译码,控制信号,ALU,A,B,F,内,部,总,线,存储器,图,5.8,单总线,CPU,的计算机的基本结构,(,模型机,),下面，以前面给出的、由,4,条指令组成的程序段为例，结合图,5.8,中所示的计算机结构，简述指令及程序的执行过程。,LOAD R1, M1,ADD R1, M2,STORE M3, R1,JMP L,假设程序及数据已经装入了存储器，第一条指令的地址已经装入了,PC,寄存器。,(1),取指令“,LOAD R1, M1”,并执行,取指令“,LOAD R1, M1”,并形成下一条指令的地址：,(i),控制器发“,PC,OUT,”,和“,MAR,IN,”,信号，使,PCMAR,；,(ii),控制器发“,M,读,”信号，使存储器的内容（指令,)MDR,，,通过,DBUS,；,(iii),控制器发“,PC,加”信号，使,PC+nPC,，,其中,n,为该指令占用的地址数；,(iv),控制器发“,MDR,OUT,”,和“,IR,IN,”,信号，使,MDRIR,。,执行指令“,LOAD R1,，,M1”,：,(i),控制器发“,IR,OUT,”,和“,MAR,IN,”,信号，使,IR,中指令的地址段,(,即,M1)MAR,；,(ii),控制器发“,M,读”信号，使存储器,M1,的内容,(,数据,)MDR,，,通过,DBUS,；,(iii),控制器发“,MDR,OUT,”,和“,R1,IN,”,信号，使,MDRR1,。,(2),取指令“,ADD R1,，,M2”,并执行,取指令“,ADD R1,，,M2”,并形成下一条指令的地址：,操作过程同,(1),中的,。,执行指令“,ADD R1,，,M2”,：,(i),控制器发“,IR,OUT,”,和“,MAR,IN,”,信号，使,IR,中指令的地址段,(,即,M2)MAR,；,(ii),控制器发“,M,读”信号，使存储器,M2,的内容,(,数据,)MDR,，,通过,DBUS,；,(iii),控制器发“,MDR,OUT,”,和“,Y,IN,”,信号，使,MDRY(,即,ALU,的,A,端,),；,(iv),控制器发“,R1,OUT,”,，使,R1,内部总线,(,即,ALU,的,B,端,),；,(v),控制器发“,add”,信号，使,A+BZ,；,(vi),控制器发“,Z,OUT,”,和“,R1,IN,”,信号，使,ZR1,。,(,3),取指令“,STORE M3, R1”,并执行,取指令“,STORE M3, R1”,并形成下一条指令的地址：,操作过程同,(1),中的,。,执行指令“,STORE M3,，,R1”,：,(i),控制器发“,IR,OUT,”,和“,MAR,IN,”,信号，使,IR,中指令的地址段,(,即,M3)MAR,；,(ii),控制器发“,R1,OUT,”,和“,MDR,IN,”,信号，使,R1MDR,；,(iii),控制器发“,M,写”信号，使,MDR,存储器,M3,中，通过,DBUS,。,(4),取指令,JMP L,并执行,取指令,JMP L,并形成下一条指令的地址：,操作过程同,(1),中的,。,执行指令,JMP L,：,控制器发“,IR,OUT,”,和“,PC,IN,”,信号，使,IR,中指令的地址,(,即,L)PC,。,指令的几种执行方式,指令流水线基本思想,Flynn,分类法,1966 Flynn,分类法,:,根据指令流和数据流的多倍性对计算机系统结构进行分类，,基本思想,:,是计算机工作过程是指令流的执行和数据流的处理。,指令流：机器执行的指令序列,数据流：由指令流调用的数据序列（包括输入数 据和中间结果）,多倍性：在系统性能的瓶颈部件上处于同一执行 阶段的指令或数据的最大个数。,.,单指令流单数据流,SISD,典型的,SISD,机器：传统的顺序计算机,SISD,机器结构：,CU,：,控制部件,IS,：,指令流,PU,：,处理部件,DS,：,数据流,MU,：,存储部件,CU,M,U,PU,I/O,IS,DS,IS,2.,单指令流多数据流,SIMD,单指令流一多数据流,SIMD,超级计算机,单控制器、多处理单元和多对数据进行处理,PU,：,处理单元,MM,：,本地存储器（分布存储器）,3.,多指令流单数据流,MISD,多指令流一单数据流,MISD,多个处理器，对同一数据流进行处理,MM,主存贮模块，,SM,共享存储器,DS,CU,1,PE,1,IS,PE,n,CU,n,IS,MM,1,MM,n,DS,I/O,4,多指令流多数据流,MIMD,多机系统,-,多个处理器系统或多计算机系统,每个处理机可以独立执行指令和处理数据一般并行计算机大多采用这种结构。,共享存储器为：紧耦合,分布存储器为：松耦合,I/O,CU,1,PE,1,IS,PE,n,CU,n,IS,SM,MM,1,MM,n,IS,IS,I/O,