微机 第二章(精品)

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,*,2.1.2 8086,的引脚信号和工作模式,一、最小和最大模式,1,、最小模式,只用了一个微处理器，总线的控制信号直接由,8086,自己产生的工作方式。,2,、最大模式,系统中用了多个微处理器，其中有一个是主处理器，其他为从处理器，此时总线被多个处理器所共用，这种方式称最大模式，这时总线的控制信号常常通过一个总线驱动器产生。,常用的从处理器：,8087,数学协处理器，能用硬件的方法进行浮点的乘除运算，,8089,输入输出信号管理的协处理器，分担主处理器的负担，提高运行速度。,所谓多,CPU,或,CPU,阵列，就是将任务分割，由多个,CPU,采用并行的方式处理，来加快处理速度，是高速计算机的主要运行方案。,第二章,8086,引脚和最大最小系统,1,第二章,8086,引脚和最大最小系统,2,二、,8086,的管脚和功能,P14,提供了,8086,和,8088,的管脚图。,1,、几个概念和几个较特殊的引脚,多路总线 同一总线既作地址线又作数据线，靠时间和锁存器来加以区分，称之多路总线，又称为地址与数据总线的分时复用。,20,根地址线中，高,4,位是地址和状态复用（,P15,表,2.1,）,低,16,位是地址和数据复用。,8086,与,8088,管脚的不同：,a),第,28,脚，信号电平恰相反。,b),第,34,脚，,8088,用作状态，,8086,用作,BHE,（,BUS High Enable,），当,BHE=0,，,说明数据总线中高,8,位有效。之所以有这个区别，因为,8086,的数据线是,16,位的，它既可以传送高,8,位，也可以传送低,8,位，还可以一次传送,16,位，这时就要靠,BHE,和,A0,两个信号来加以控制。,第二章,8086,引脚和最大最小系统,3,复位引脚,RESET,RESET,信号既要有一定的幅度，又要有一定的宽度，才能将,CPU,复位，常用于机器的热启动，一旦清零后，几乎所有的寄存器都被置零，只有,CS=FFFFH IP=0000H,，所以复位后，程序必然从,FFFFOH,的内存单元开始执行，因此一般此处就是操作系统起始程序的入口，通常是在此安排一条跳转指令，来进入系统的主程序。,Watch Dog,就是利用,RESET,来强制程序指针返回正常区域的。,READY,引脚（输入，由外部设备提供）,当,READY=0,，说明往外部传输的数据尚未完成，,CPU,检测到此信号，就在总线周期中插入,T,W,等待，直到,READY=1,，才继续执行，以此来保证同步，确保数据交换的准确。,第二章,8086,引脚和最大最小系统,4,第二章,8086,引脚和最大最小系统,5,奇存储体,偶存储体,奇地址,偶地址,DB,15,-DB,8,DB,7,-DB,0,BHE,A,0,2,、各管脚的功能,GND(Ground)VCC,电源,AD15-AD0,多路总线，双向,T1,时是地址,T2,是过渡，高阻态，,T3,时是数据，,T4,说明传送完成,A19/S6-A16/S3,地址状态复用，输出,T1,时是地址，,T2,、,T3,、,T4,输出状态信息,BHE/S7,输出，用它来表示此时数据线输送的内容，,BHE,有效，说明数据正在传输的高,8,位。,D15-D8,D7-D0,对准状态,从上图可见，存储器分为奇、偶两个存储体，偶存储体与数据线,D7-D0,相连，奇存储体与,D15-D8,相连，所以地址为奇数的只存放高,8,位的数据，而偶地址只存放低,8,位的数据，因此当存放一个,16,位的数据时，如果不遵从低,8,位放入偶地址体，高,8,位放入奇地址体的标准方式，则要花费,2,个总线周期才能完成，从而大大影响数据访问的速度。,Y+1,X+1,Y,X,A19-A1,BHE,A0=0,奇地址体,偶地址体,BHE#,A0,对应的操作,所用的管脚,0,0,从偶地址开始读,/,写一个字,A15,A0,第二章,8086,引脚和最大最小系统,6,BHE#A0,对应的操作 所用的管脚,01,从奇地址单元读,/,写一个字节,D15,D8,Y+1,X+1,Y,X,D15-D8,A19-A1,D7-D0,BHE,A0=0,奇地址体,(A0=1),偶地址体,(A0=0),第二章,8086,引脚和最大最小系统,7,A0=0,Y+1,X+1,Y,X,D15-D8,A19-A1,D7-D0,BHE,奇地址体,(A0=1),偶地址体,(A0=0),第二章,8086,引脚和最大最小系统,8,BHE#,A0,对应的操作,所用的管脚,1,0,从偶地址单元读,/,写一个字节,D7,D0,BHE#,0,1,A0,1,0,对应的操作,从奇地址开始读,/,写一个字,在第一个总线周期，传送低,8,位数据到,D15,D8,第二个总线周期传送高,8,位数据到,D7,D0,所用的管脚,D15,D8,D7,D0,A0=0,Y+1,X+1,Y,X,D15-D8,A19-A1,D7-D0,BHE,奇地址体,偶地址体,第,1,总线周期,第二章,8086,引脚和最大最小系统,9,非对准状态,Y+1,X+1,Y,X,D15-D8,A19-A0,D7-D0,BHE,A0=0,奇地址体,偶地址体,第,2,总线周期,第二章,8086,引脚和最大最小系统,10,NMI (No,Maskable,Interrupt,输入,),非屏蔽中断输入，主要用于处理一些重要的故障，例如掉电、以及在工业控制中用来处理突发的重大事故，类似于市长热线，直通，不能被阻断。,INTR(Interrupt Request,输入,),外设需要求助于,CPU,时，通过此引脚向,CPU,发出中断请求，让,CPU,暂时中断正在执行的程序，转去为外设服务。,RD (Read,输出,),与,M/IO,配合，完成数据的读入。,CLK(Clock,输入,),时钟脉冲输入端，使,CPU,能有条不紊地工作。,RESET(,输入,),READY (,输入,),第二章,8086,引脚和最大最小系统,11,TEST (,输入,),由,WAIT,指令引起的,CPU,空操作，可通过往,TEST,引脚输入低电平来解除，,CPU,每隔,5,个时钟周期，就去检测此引脚，若为高则继续等待。可以通过和软件的配合，来实现类似,READY,的同步功能。,MN/MX (Minimum/Maximum,输入,),系统工作在最小模式时，将此引脚接入高电平（,+5V,），,系统工作在最大模式时，将此引脚接入低电平（,GND,）。,以上介绍的,12,个引脚，是最大和最小模式都要用到的公共引脚,第二章,8086,引脚和最大最小系统,12,3,、最小模式下的引脚,最大最小模式主要在,24-31,引脚上功能不同。最小模式下这些引脚的功能是：,INTA (Interrupt Acknowledge,输出,),中断响应（应答信号）,ALE (Address Latch Enable,输出,),地址锁存信号。,DEN (Data Enable,输出,),当地址锁存后，该信号有效，表示出现在数据总线上的已经是数据。,DT/R (Data Transmit/Receive,输出,),数据收发控制信号，控制数据传递的方向。,第二章,8086,引脚和最大最小系统,13,M/IO (Memory/IO Device,输出,),用它来分辨,CPU,与存储器还是与,I/O,设备传送数据，当采用,MOV,指令时，,M/IO=1,，,当采用,IN/OUT,指令时，,M/IO=0,。,WR (Write,输出,),与,M/IO,配合，发出从,CPU,往外写数据的信号。,HOLD (Hold Request,输入,),总线请求信号，当,DMA,控制器件根据外设的要求，要占用总线时，先要向,CPU,的这个引脚发送请求信号。,HOLDA (Hold Acknowledge,输出,),CPU,通过此引脚，发出,Holda,的响应信号，告知外设，它的申请已经被接受，此时，,CPU,与外界的总线呈高阻态（已经切断），此时，其他部件可以使用总线。,最小方式 最大方式,总线保持请求 总线请求允许,0,总线保持响应 总线请求允许,1,写控制信号 总线封锁信号,存储器,/,输入输出 总线周期状态,数据收发 总线周期状态,数据允许 总线周期状态,地址锁存允许 指令队列状态,中断响应 指令队列状态,最大最小方式引脚的不同：,第二章,8086,引脚和最大最小系统,14,4,、最小模式的配置（,P17,）,要能看懂硬件原理图，知道每个芯片的功能，引脚的作用和如何连接。,第二章,8086,引脚和最大最小系统,5,RESET,TEST,HOLD,HLDA,NMI,INTR,INTA,M/IO,WR,RD,READY CLK,READY,MN/MX,+5V,控制总线,地址总线,A,19,A,0,数据总线,D,15,D,0,ALE,BHE,AD,0,A,19,DT/R,DEN,8086,CPU,STB,8282,OE,T,OE,8286,8284A,RESET,第二章,8086,引脚和最大最小系统,16,地址锁存器,8282,内部结构及时序图,STB,DI0,DI1,直通,保持,高阻,DO0,DO1,OE,8282,DI,1,DI,2,DI,3,DI,4,DI,5,DI,6,DI,7,DO,1,DO,2,DO,3,DO,4,DO,5,DO,6,DO,7,CLK,D Q,DI,0,STB,OE,DO,0,OE,T,传送方向,0,1,AiBi,0,0,BiAi,1,1,高阻状态,1,0,高阻状态,双向数据收发,器,8286,内部结构及真值表,第二章,8086,引脚和最大最小系统,17,A,0,B,0,OE,T,8286,A,1,A,2,A,3,A,5,A,4,A,6,A,7,B,1,B,2,B,3,B,5,B,4,B,6,B,7,第二章,8086,引脚和最大最小系统,18,8282,是,Intel,公司专门与,80,系列,CPU,配套的芯片之一，是地址锁存器，也可以用,74LS373,等锁存芯片替代，用来锁存,20,位地址。,Please,answer following questions:,a)Why does it need 3 chips of 8282?,b)Why does put the BHE in it too?,c)How can you finish the design for all 3 chips?,8286,是收发器，主要起驱动和控制双重功能。,Please,answer following questions:,a)Why does it need 2 chips?,b)Why does the link like this:DEN OE DT/R T?,c)How does the chip work?,增加了以上两种芯片后，芯片右边的地址、数据和控制线能否同时出现？,显然不能，因为采用的是分时复用技术，所以不能同时出现，但可以在某一瞬时同时存在，来完成指令规定的功能。,第二章,8086,引脚和最大最小系统,19,5,、最小模式的连接,8282,锁存器与,8086,的连接（,P19,）,8286,收发器与,8088,的连接（,P20,）,因为,8088,是准,16,位的,CPU,，,它只有,8,位数据线，所以只要一片,8286,作收发器就够了。注意收发器,8286,引脚的接法。,有时想得到反相的信号，这时可以选用功能相同但信号反相的芯片，例如,7805,和,7905,，,8286,和,8287,，,8282,和,8283,，一般，型号上某一位的变化，常表示输出信号反相（反逻辑），型号上加尾注,A,，,B,，,C,等则表示工作频率的变化。,M/IO,，,RD,和,WR,组合产生的功能，见,P18,表,2.2,。,第二章,8086,引脚和最大最小系统,20,8284,时钟发生器,X1,和,X2,是晶振输入端,EFI