资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,7,章总线技术,7.1,总线的基本知识,7.2,常用总线标准,7.3,总线基础上的系统硬件扩展,本章小结,7.1,总线的基本知识,7.1.1,概述,所谓总线是指计算机中多个部件之间公用的一组连线，是若干互连信号线的集合，由它构成系统的插件间、插件的芯片间或系统间的标准信息通路。,7.1.2,总线的分类,总线是各种信号线的集合，是计算机各部件之间传送数据、地址和控制信息的公共通路。,1.,按相对于,CPU,或其它芯片的位置分类,按相对于,CPU,或其它芯片的位置，总线可以分为片内总线和片外总线。,2.,按总线的功能分类,按功能，总线可分为地址总线、数据总线和控制总线。,3.,按总线的层次结构分类,按层次结构分类，总线可以分为,CPU,总线、存贮总线、系统总线和外部总线。,4.,系统总线,PC,机上的系统总线又可分为,ISA,、,EISA,、,MCA,、,VESA,、,PCI,、,AGP,等多种标准。,5.,局部总线,局部总线是,PC,体系结构的重大发展。,它打破了数据,I/O,的瓶颈，使高性能,CPU,的功能得以充分发挥。,从结构上看，所谓局部总线是在,ISA,总线和,CPU,总线之间增加的一级总线或管理层。,这样可将一些高速外设，如图形卡、硬盘控制器等从,ISA,总线上卸下而通过局部总线直接挂接到,CPU,总线上，使之与高速的,CPU,总线相匹配。,局部总线可分为三种：,专用局部总线,VL,总线,(VESA Local Bus),。,PCI,总线,(Peripheral Component Interconnect),。,7.1.3,总线的主要参数,1.,总线的带宽,2.,总线的位宽,3.,总线的工作时钟频率,7.1.4,总线标准化,芯片总线的标准化问题目前尚未得到妥善解决，主要是由于不同厂家生产的大规模集成电路芯片没有一个标准化的规范，因而很难通过简单的连接提供芯片之间的标准信息通路。,7.2,常用总线标准,7.2.1 ISA,总线,1.,主要特点和性能指标,I/O,地址空间,0100H-03FFH,。,24,位地址线可直接寻址的内存容量为,16MB,。,8/16,位数据线。,62+36,引脚。,最大位宽,16,位。,最高时钟频率,8MHz,。,最大稳态传输率,16MB/s,。,中断功能。,DMA,通道功能。,开放式总线结构，允许多个,CPU,共享系统资源。,7.2.2 EISA,总线,1.EISA,的主要特点,开放式结构。,EISA,和,ISA,兼容，现有的,ISA,扩充板可以用于,EISA,总线上。,32,位地址域直接寻址范围为,4GB,。,32,位数据线。,最大时钟频率,8.3MHz,。,最大传输率,33MB/s,。,7.2.3 PCI,局部总线,1.,主要特点,支持总线主控技术，允许智能设备在适当的时候取得总线控制权以加速数据传输和对高度专门化任务的支持。,支持突发传输模式。在这种模式下，,PCI,能在极短时间内发送大量数据，特别适合于高分辨率且多达数百万种颜色的图像快速显示。,不受,CPU,速度和结构的限制，,Pentium,、,Over Drive,等微处理器都可使用。,与,ISA/EISA/MCA,总线兼容。,预留扩展空间，支持,64,位数据和地址。,支持自动配置功能。无需手工调节跨接器、,DIP,开关或系统中断。,设有特别的缓存，实现,CPU,与外设隔离，外设或,CPU,的单独升级不会带来兼容问题。,3.PCI,总线的主要性能,PCI,总线的主要性能指标如下。,支持,10,台外设。,总线时钟频率,33.3MHz/66MHz,。,最大数据传输速率,133MB/s,。,时钟同步方式。,与,CPU,及时钟频率无关。,总线宽度,32,位（,5V,）,/64,位（,3.3V,）。,能自动识别外设。,特别适合与,Intel,的,CPU,协同工作。,具有与处理器和存储器子系统完全并行操作的能力。,具有隐含的中央仲裁系统。,采用多路复用方式（地址线和数据线）减少了引脚数。,支持,64,位寻址。,完全的多总线主控能力。,提供地址和数据的奇偶校验。,可以转换,5V,和,3.3V,的信号环境。,4,PCI,总线结构,PCI,桥路,CPU,总线,CPU,存储控制器,存储器,PCI,桥路,标准总线桥路,设备,设备,设备,设备,标准总线（,ISA,，,EISA,，,）,图,7-1 PCI,系统结构示意图,5.PCI,总线的新发展,Intel,推出的新一代,PCI,总线规范称为,PCI,X,，主要适用于,133MHz,总线时钟频率的台式机主板。,此外,Intel,还准备推出一种称为,MINIPCI,的总线标准。,MINI PCI,对原来的,PCI,总线在控制线路和功能上作了改进，减小了外形尺寸，使之适用于便携式机器。,7.2.4 AGP,总线,1.AGP,概述,AGP,（,Accelerated GraphicsPort,）即加速图形端口。,它是一种为了提高视频带宽而设计的总线规范。,它支持的,AGP,插槽可以插入符合该规范的,AGP,插卡。,其视频信号的传输速率可以从,PCI,的,132MB/s,提高到,266MB/s,或者,532MB/s,。,2,AGP,的性能特点,数据读写操作的流水线操作,具有,133MHz,的数据传输频率,直接内存执行,DIME,地址信号与数据信号分离,并行操作,7.2.5 IEEE 1394,总线,IEEE 1394,是一种串行接口标准，这种接口标准允许把电脑、电脑外部设备、各种家电非常简单地连接在一起。,1,IEEE 1394,的主要性能特点,采用“级联”方式连接各个外部设备,能够向被连接的设备提供电源,具有高速传输能力,采用点对点结构,(peer to peer),安装方便且容易使用,7.2.6 USB,总线,USB(Universal,SerialBus),称为通用串行总线，是由,Compaq,、,DEC,、,IBM,、,Intel,、,Microsoft,、,NEC,和,NT(,北方电讯,),七大公司共同推出的新一代接口标准。,1,USB,的主要性能特点,具有热即插即用功能,USB,采用“级联”方式连接各个外部设备,适用于低速外设连接,2,IEEE 1394,和,USB,的相同点,都可以提供即插即用及热插拔的功能。,采用“级联”方式，可以连接多台设备，避免了电脑背板仅能提供少量插座，只能与少数设备连接的限制。,3,IEEE 1394,和,USB,的不同点,目前，,IEEE1394,规范的传输速度为,100,400Mb/s,因此它可连接高速设备如,DVD,播放机、数码相机、硬盘等；而,USB,受到,12Mb/s,传输速度限制只能连接低速的键盘、麦克风、软驱、电话等设备。,IEEE1394,的拓扑结构中，不需要集线器（,Hub,）就可连接,63,台设备，并且可以由网桥（,Bridge,）再将这些独立的子网（,Subtree,）连接起来。,IEEE1394,并不强制要用电脑控制这些设备，也就是说这些设备可以独立工作。,而在,USB,的拓扑结构中，必须通过,Hub,来实现多重连接，每个,Hub,有,7,个连接头，整个,USB,网络中最多可连接,127,台机器，而且一定要有电脑的存在，作为总的控制。,IEEE1394,的拓扑结构在其外部设备增减时，会自动重设网络，其中包括网络短暂的等待状态。,USB,以,Hub,来判明其连接设备的增减，因此可以减少,USB,网络动态重设的状况。,7.2.7 RS-232C,串行接口标准,RS-232C,是美国电子工业协会,EIA,（,Electronic Industry Association,）于,1962,年公布，并于,1969,年修订的串行接口标准。它已经成为国际上通用的标准。,1987,年,1,月，,RS-232C,经修改后，正式改名为,EIA-232D,。,7,3,总线基础上的系统硬件扩展,7.3.1 I/O,接口扩展,在实际应用中，微机系统功能的扩展是通过把相应的硬件电路制成接口扩展板（,I/O,卡）插入总线插槽得以实现的。如计算机公司生产的显示卡、网卡以及用户设计的各类特定用途卡，如,A/D,采集卡。,I/O,接口卡设计必须遵守如下原则：,I/O,接口卡的工作时序必须严格符合微机,I/O,总线读写周期的时序，对慢速外设器件可使用锁存器等辅助完成信息传输。,I,O,槽上所有信号线的负载能力有限，因此，,I/O,卡与,I,O,槽上的所有连线都应具有很小的高电平输出电流和低电平灌入电流，即对微机总线不构成重负载，否则应加缓冲驱动器。,与数据总线相连的器件，必须具有三态功能，在不进行数据传输时，使其处于高阻态。,为接口卡上每一个端口分配一个微机系统未用的,I,O,端口地址，该地址不能与微机已在使用的,I/O,地址重合。,I,O,槽上的地址和读写信号线均为单向输出。,I,O,接口卡应有去耦滤波等抗干扰措施，走线工艺合理，不能成为微机的干扰源。,I,O,接口卡插脚与,I,O,槽引脚对应关系必须正确，切不可造成短路故障。,本章小结,标准化的通用总线能大大简化系统硬件和软件的设计，使得系统结构模块化和标准化，为计算机系统所普遍采用。,本章介绍了总线的基本概念、总线的分类、总线标准化的基本概念和方法以及通用的微机总线标准。,
展开阅读全文