数字电路ch3-5

,3.5.1,加法器的基本概念和工作原理,半加器,全加器,3.5.2,多位数加法器,3.5,加法器,3.5.3,快速进位集成,4,位加法器,74283,1 1 0 1,1 0 0 1,+,0,1,1,0,1,0,0,1,1,两个二进制数相加时，有两种情况：一种不考虑低位来的进位，另一种考虑低位来的进位。加法器也因此分为半加器和全加器。,半加器,全加器,两个,4,位二进制数相加的过程,:,3.5.1,加法器的基本概念和工作原理,1.,半加器（,Half Adder,）,不考虑低位进位，将两个,1,位二进制数,A,、,B,相加的器件。,半加器的真值表,逻辑表达式,逻辑图,1,0,0,0,C,0,1,1,0,1,0,1,0,1,0,0,0,S,B,A,表,4.5.1,半加器的真值表,C=AB,图,4.5.1,（,b,）,2.,全加器（,Full Adder,）,全加器的真值表,逻辑表达式,1,1,1,0,1,1,1,0,1,0,0,1,1,1,0,0,1,0,1,0,0,1,1,1,0,1,0,0,1,1,0,0,1,0,1,0,0,0,0,0,C,i,S,i,C,i-1,B,i,A,i,全加器真值表,全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。,2.,全加器（,Full Adder,）,全加器的真值表,逻辑表达式,逻辑图,2.,全加器（,Full Adder,）,3.,由两个半加器构成一个全加器,1.,串行进位加法器,-,采用四个,1,位全加器组成,如何实现两个四位二进制数相加？,A,3,A,2,A,1,A,0,+B,3,B,2,B,1,B,0,=?,低位的进位信号送给邻近高位作为输入信号，任一位的加法运算必须在低一位的运算完成之后才能进行。,串行进位加法器运算速度不高。,3.5.2,多位数加法器,定义两个中间变量,G,i,和,P,i,：,S,i,=,P,i,C,i-1,C,i,=,G,i,P,i,C,i-1,G,i,=,A,i,B,i,P,i,=,A,i,B,i,产生变量,传输变量,快速加法器、超前进位加法器,3.5.3,快速进位,4,位加法器,2.,快速加法器、超前进位加法器,进位输入是由专门的“进位门”综合所有低位的加数、被加数及最低位进位输入后来提供。,换言之，该电路能使每位的进位直接由加数和被加数直接产生，而无需等待与低位的进位信号，,称之为“快速加法器”或”超前进位加法器”。,3.5.3,快速进位,4,位加法器,进位信号的产生：,S,i,=,P,i,C,i-1,C,i,=,G,i,P,i,C,i-1,C,0,=,G,0,+,P,0,C,-1,C,1,=,G,1,+,P,1,C,0,=,G,1,+,P,1,G,0,+,P,1,P,0,C,-1,C,2,=,G,2,+,P,2,C,1,=,G,2,+,P,2,G,1,+,P,2,P,1,G,0,+,P,2,P,1,P,0,C,-1,C,3,=,G,3,+,P,3,C,2,=,G,3,+,P,3,G,2,+,P,3,P,2,G,1,+,P,3,P,2,P,1,G,0,+,P,3,P,2,P,1,P,0,C,-1,3.5.3,快速进位,4,位加法器,逻辑图,超前进位集成,4,位加法器,74LS283,74LS283,逻辑框图,74LS283,引脚图,超前进位集成,4,位加法器,74LS283,例,1,用两片,74LS283,构成一个,8,位二进制数加法器。,在片内是超前进位，而片与片之间是串行进位。,超前进位加法器,74LS283,的应用,