资源描述
,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,#,第3章 组合逻辑电路,数字电子技术,第3章 组合逻辑电路,范立南 代红艳 恩莉 刘明丹,中国水利水电出版社,第3章 组合逻辑电路,3.1 组合逻辑电路的分析方法,3.2 组合逻辑电路的设计方法,3.3 若干常用的组合逻辑电路,3.4 组合逻辑电路中的竞争-,冒险现象,3.1 组合逻辑电路的分析方法,数字电路分类,：组合逻辑电路和时序逻辑电路。,组合电路逻辑功能特点,：任意时刻的输出仅取决于该时刻的,输入，而与信号作用前电路原来的状态无关；,时序电路逻辑功能特点,：任意时刻的输出不仅取决于该时刻,的输入，而与信号作用前电路原来的状态有关。,图3-1 输入、输出组合逻辑电路的框图,图3-1中输出变量与输入变量之间可表示为：,组合电路的分析步骤,：,1.由已知的逻辑图，写出相应的逻辑函数式；,2.对函数式进行化简；,3.根据化简后的函数式列真值表，找出其逻辑功能。,例3-1试分析图3-3所示电路的逻辑功能，并指出该电路,的用途。,图3-2 例3-1的逻辑图,解：1.由逻辑图，写函数式：,2.化简得：,3.列真值表：,3.2 组合逻辑电路的设计方法,组合电路的设计分为,：SSI设计和MSI设计，SSI设计的基本,单元电路为门电路，MSI设计的基本单元电路为中规模集成,电路。,组合电路的设计步骤,：,1.进行逻辑抽象；,2.写出逻辑函数式；,3.选定设计所用器件的类型；,4.化简或变换；,5.画逻辑图。,例3-2设计一个三变量的多数表决电路。当输入变量中有两,个或两个以上同意时，提议被通过；否则，提议不被通过。,解：1.进行逻辑抽象：,2.写出逻辑函数式：,3.选定器件类型为小规模集成电路的设计。,4.化简得：,5.画逻辑图：,3.3 若干常用的组合逻辑电路3.3.1 编码器,编码器,是能够实现编码功能的电路。,1 二进制编码器,1）二进制普通编码器,图3-3 3位二进制普通编码器的逻辑图,逻辑功能：将 编成000代码，将 编成001代码，依次,类推，将 编成111代码,。,表3-3 3位二进制普通编码器的真值表,2）二进制优先编码器,图3-4 3位二进制优先编码器的逻辑图,表3-4 3位二进制优先编码器74LS148的真值表,例3-3试用两片74LS148实现一个16线-4线优先编码器，将,16个低电平信号编成11110000代码。要求 优先,级最高。,解：,3.3.2 译码器,译码器是能够实现译码功能的电路。,1二进制译码器,1）译码器74LS138,图3-5 中规模集成3位二进制译码器,当 时，控制端有效，输出函数表达,式为：,表3-5 中规模集成3线-8线译码器74LS138的真值表,例3-4试用两片74LS138实现一个4线-16线译码器，要求将,4位二进制代码00001111分别译成16个低电平信号。,解：,2）用74LS138实现多输出逻辑函数的步骤：,a)将待求函数式化成最小项和的形式，并转换成与非-与非,式；,b)画逻辑图。,例3-5试用74LS138实现多输出逻辑函数：,解：a)将待求函数式化成最小项和的形式：,转换成与非-与非式得：,b)画逻辑图：,令,2显示译码器,显示译码器,:用于驱动显示器的译码器。,七段半导体数码管，是由七段独立的发光二极管组成，通过,这七段独立的发光二极管的不同点亮组合，来显示十,个不同的数字。,(a)外形图 (b)共阴极 (c)共阳极,图3-6 半导体数码管,表3-6 七段显示译码器的真值表,写函数式：,化简得：,图3-7 七段显示译码器7448的逻辑图,用七段显示译码器7448直接驱动共阴极的七段半导体数码,管的驱动电路：,图3-8 七段显示译码驱动电路,：,称为灯测试输入端，低电平有效。当 =0时，数码,管显示数字8，表明该数码管正常工作；否则，数码管不能正,常显示。数码管正常显示时，应令端接高电平。,：称为灭零输入端，低电平有效，用于将无效的零灭掉。,：称为消隐输入/灭零输出端，均为低电平有效。,例3-6设计一个有灭零控制的10位数码显示系统，要求保留,小数点后一位有效数字。,解：,3.3.3 数据选择器,数据选择器：是能够按照给定的地址将某个数据从一组数据,中选出来的电路。,1.双四选一数据选择器74LS153,图3-9 双四选一数据选择器74LS153的逻辑图,当 =0，即控制端有效时实现数据选择功能，输出逻辑函,数式：,表3-7 双四选一数据选择器74LS153的真值表,2.八选一数据选择器74LS152,图3-9八选一数据选择器74LS152的逻辑图,其函数式：,表3-8 八选一数据选择器74LS152的真值表,3.用数据选择器实现逻辑函数的步骤：,1）变换。,2）画逻辑图。,例3-8用四选一数据选择器实现函数 。,解：1）变换：,四选一数据选择器的输出函数式：,令 ，并代入待求函数式得：,令,所以可得：,2）画逻辑图：,3.3.4加法器,半加,：不考虑进位直接把两个二进制数相加。,全加,：考虑低位来的进位，把两个一位二进制数及低位送来,的进位一起相加。,1一位半加器,表3-9 一位半加器的真值表,由表3-14，可得出相应的函数式为,画逻辑图：,图3-10 一位半加器的逻辑图,一位半加器的逻辑符号：,图3-11 一位半加器的逻辑符号,2一位全加器,表3-10 一位全加器的真值表,化简后的函数式为：,画逻辑图：,图3-34 一位双全加器74LS183的1/2逻辑图,一位全加器的逻辑符号：,图3-12 一位全加器的逻辑符号,3串行进位加法器,图3-13 四位串行进位加法器的逻辑图,3.3.5 数值比较器,数值比较器:能够实现两个二进制数的大小比较功能的电路。,1一位数值比较器,表3-11 一位数值比较器的真值表,写函数式：,画逻辑图得：,图3-14 一位数值比较器的逻辑图,24位数值比较器,图3-15 4位数值比较器CC14585的逻辑图,输出函数式为：,以两片CC14585实现一个8位数值比较器的逻辑图：,图3-16 8位数值比较器,3.4 组合逻辑电路中的竞争-冒险现象3.4.1 竞争-冒险现象的产生,竞争：是指门电路的两个输入信号同时向相反的逻辑电平跳,变的现象。,冒险:是指由于竞争的存在，在门电路的输出端可能出现尖峰,脉冲的现象。,图3-17 与门电路的竞争-冒险现象,图3-18或门电路的竞争-冒险现象,3.4.2 竞争-冒险现象的判断,只有一个变量状态发生变化情况，电路是否存在竞争-冒险的,判断方法,：看该电路的逻辑函数式在一定条件下，是否能够,转换成或 的情况，若能，则该电路存在竞争-冒险；否则，,该电路不存在竞争-冒险。,例3-12试判断图3-19所示电路是否存在竞争-冒险，已知任,何瞬间只有一个变量状态发生变化。,图3-19 例3-12的电路,解：图3-19的逻辑函数式为：,当 时，上式可以转换成,故该电路存在竞争-冒险。,3.4.3 竞争-冒险现象的消除方法,由于竞争-冒险，在电路中产生的尖峰脉冲是电路中的噪声，,需要设法消除，常用的消除方法有：引入封锁脉冲；引入选,通脉冲；修改逻辑设计；接入滤波电容。,粗心大意是事故的温床，马虎是安全航道的暗礁。,10月-24,10月-24,Wednesday,October 2,2024,主动出击，抢得先机，活动有序，提高效率。,05:39:02,05:39:02,05:39,10/2/2024 5:39:02 AM,有品质才有市场，有改善才有进步。,10月-24,05:39:02,05:39,Oct-24,02-Oct-24,质量,带给你看得见的未来，说不出的精彩。,05:39:02,05:39:02,05:39,Wednesday,October 2,2024,你的品味，我的品质，好的搭档，你我都需要。,10月-24,10月-24,05:39:02,05:39:02,October 2,2024,没有品质便没有，企业的明天。,2024年10月2日,5:39 上午,10月-24,10月-24,追求品质卓越，尽显企业精华。,02 十月 2024,5:39:02 上午,05:39:02,10月-24,莫道违章是小事，斑斑事故是教训。,十月 24,5:39 上午,10月-24,05:39,October 2,2024,目标明确，坚定不移，天道酬勤，永续经营。,2024/10/2 5:39:02,05:39:02,02 October 2024,齐心筑牢防火墙壁，携手打造平安家园。,5:39:02 上午,5:39 上午,05:39:02,10月-24,质量前进一步，管理花十分努力。,10月-24,10月-24,05:39,05:39:02,05:39:02,Oct-24,安全保健康千金及不上。,2024/10/2 5:39:02,Wednesday,October 2,2024,事事落到实处，安全有备无患。,10月-24,2024/10/2 5:39:02,10月-24,谢谢大家！,
展开阅读全文