资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第四章 触 发 器,4-1,概述,4-3,触发器的逻辑功能及其描述方法,4-2,触发器的电路结构 与动作特点,4-1,概 述,一,.,触发器的必备特点,1.,具有两个能自行保持的稳态,(1,态或,0,态,),；,2.,外加触发信号时，电路的输出状态可以翻转；,3.,在触发信号消失后，能将获得的新态保存下来。,数字电路,:,分组合逻辑电路和时序逻辑电路两大类,组合逻辑电路的基本单元是基本门电路,前面说过，组合逻辑电路的输出只与输入有关，时序逻辑电路的输出既与当前的输入有关，又与以前的历史状态有关。那么以前的状态在哪里保存？这就用到这里讨论的触发器了。触发器是逻辑电路的基本记忆单元。,时序逻辑电路的基本单元是触发器,触发器：能储存,1,位二值信号的基本单元电路称。,二,.,触发器的分类,从电路结构不同分,从逻辑功能不同分,1).,RS,触发器,3).,主从触发器,1).,基本触发器,2).,同步触发器,4).,边沿触发器,2).,JK,触发器,4).,D,触发器,3).,T,触发器,4-2,触发器的电路结构与动作特点,4-2-1.,基本,RS,触发器,一,.,电路结构与工作原理,Q,端、,Q,端为两个互补的输出端 ；,1,.,电路结构,（以与非门构成为例）,S,D,R,D,不允许,S,D,= R,D,=0.,约束条件：,Q,= 1,、,Q,= 0,，,定义为,1,态；,S,D,端 是 置,1,端,（置位端）,，,非号表示,“,0,”,触发有效,，,R,D,端 是 清,0,端,（复位端）,R,D,、,S,D,端是触发信号引入端。,脚标,“,D,”,表示直接,触发,，,&,&,Q,Q,又称,R-S,锁存器，它是最简单的触发器。,另外，,R-S,触发器也可以用,或非门,构成，如图所示。,Q,Q,同样，这里的 和 分别是置,0,端（或复位端）和置,1,端（或置位端）。,当 时，,在 信号消失后（即回到,0,），由于,Q,端的高电平接到此与或门的另一个输入端，因而电路仍保持,1,状态。,当 时， 。在 信号消失后（即回到,0,），电路仍保持,0,状态。,这里同样存在约束条件：不允许,0,0,0,0,0,1,1,1,1,1,不允许,置1,清,0,保持,&,&,Q,Q,S,D,R,D,&,&,Q,Q,S,D,R,D,0,&,&,Q,Q,S,D,R,D,1,&,&,Q,Q,S,D,R,D,原态,0,1,&,&,Q,Q,S,D,R,D,1,1,0,原态,1,保持,3,、特性表,S,d,R,d,0 1,不允许,1*,1,置,1,清,0,0,Q,n,保 持,Q,n,+,1,说 明,0 0,1 0,1 1,1,1,0,1,1,0,2,、工作原理,（,这里以与非门为例，即,0,触发有效）,4.,逻辑符号,二,.,动作特点,由于触发信号直接加在输出门的输入端，所以在输入信号的全部时间里，都能,直接,改变输出端,Q,和,Q,的状态。,S,D,(,S,D,),端叫做,直接,置位端；,因此：,R,D,(,R,D,),端叫做,直接,复位端。,用,D,作脚标,S,R,Q,S,D,R,D,Q,与非门构成：,或非门组成：,S,R,Q,S,D,R,D,Q,1,触发有效,，,S,D,端,是置,1,端，,R,D,端,是清,0,端，,0,触发有效,，,S,D,端,是置,1,端，,R,D,端,是清,0,端，,所以，又称基本,RS,触发器位直接置位、复位触发器。,例,1,：,用与非门组成的基本,RS,触发器的输入,R,、,S,端的电压波形如图所示，设初始状态为,0,。试画出,Q,、,Q,端的输出波形图。,解：,根据,RS,触发器的特性表，很容易地画出所给输入的输出,Q,、,Q,的波形来。波形如图所示。,例,2,：,书中,【,例,4.2.1】,。,Q,Q,例,3,用与非门组成的基本,RS,触发器如图所示，设初始状态为,0,，已知输入、输出端的电压波形如图,试画,Q,、端的输出波形图。,图,4.2.2,例,4.2.1,波形图,4-2-2.,同步,RS,触发器,G1,、,G2,门构成基本,RS,触发器，,受,CP,控制的触发器称为,时钟触发器,。,或,时钟脉冲，,简称,时钟，,用,CP,表示,时间控制信号也称,同步信号，,或,时钟信号，,1.,同步,RS,触发器,的,电路结构,一、电路结构与工作原理,&,&,Q,Q,S,D,R,D,&,&,CP,R,S,G,1,G,2,G,3,G,4,在数字系统中，如,果要求,某些触发器在,同一时刻,动作，就必须给这些触发器引入,时间控制信号,使这些触发器只有在同步信号到达时才按输入信号改变状态。,G3,、,G4,门构成输入控制电路。,时钟触发器中最简单的,2.,工作原理,（,1,触发有效）,CP=0,时，,G3,、,G4,门封锁，触发信号不起作用。,CP=1,，,在,S,端触发时，,Q=1,CP=1,，,在,R,端 触发时，,Q=0,1,1,1,1,1,1,1,1,0,0,0,0,0,0,CP=1,时，,G3,、,G4,门打开，触发信号可加到基本触发器上。,&,&,Q,Q,&,&,CP,R,S,G,1,G,2,G,3,G,4,&,&,Q,Q,&,&,CP,R,S,G,1,G,2,G,3,G,4,3.,特性表,(,1,触发有效,),CP R S Q,n,+,1,0,1,1,1,0 0,0,1,1,0,1 1,1,0,Q,n,Q,n,X X,1,*,1,5.,逻辑符号,不允许,置,1,清,0,保 持,说 明,保 持,4.,几点说明,1),图示同步,RS,触发器为,1,触发有效；,2),表中,*,表示,:,若,R,、,S,端同时触发，则当,R,、,S,端的触发信号同时消失时，电路的次态不定；,3),输入端的约束条件为,RS = 0,。,1S,1R,Q,S,R,Q,C1,CP,在,CP=1,的条件下，同时,还要满足约束条件,SR=0,。,触发器在,CP,控制下正常工作时应使,S,D,、,R,D,处于高电平。,异步置位端,异步复位端,R,1S,1R,Q,S,Q,C1,CP,R,D,S,D,但,在,实际应用中，有时还需要在,CP,有效之前（即,CP=1,）,将触发器预先置成指定的状态，为此在同步,RS,触发器的电路上往往还设置有专门的异步置位输入端和异步复位端，如图所示。,只要在,S,D,或,R,D,加入低电平，即可立即将触发器置,1,或置,0,，而不再受时钟信号和输入信号的控制。,&,&,Q,Q,S,D,R,D,&,&,CP,R,S,G,1,G,2,G,3,G,4,动作特点：,在,CP = 1,的全部时间里，,R,、,S,端信号的变化都将引起触发器输出状态的变化。,1 2,S,R,Q,CP,三、输出电压波形举例,R,D,二,.,动作特点,缺点：,抗干扰能力差。,干扰信号,跳变,注意：,用,S,D,、,R,D,将,触发器置位或复位应当在,CP=0,的状态下进行，否则在,S,D,、,R,D,返回高电平以后，无法保存预置的状态。,4-2-3,.,主从触发器,一,.,主从,RS,触发器,由于同步,RS,触发器在时钟信号一周内可能发生多次翻转，而且抗干扰能力较差，所以常常会引起误操作。,为了避免在一个触发周期之内，输出端发生多次翻转，要求,CP=1,的时间满足：,不能太短，,要保证触发器能可靠翻转（,2,个,t,pd),。,不能太长，,只够翻转一次，不能出现第二次翻转（,3,个,t,pd),显然，这对,CP,来说,要求太高了。,主触发器、从触发器,均为,同步,RS,触发器，,1 .,电路结构,G5-G8,门组成主触发器；,G1-G4,门组成从触发器。,主触发器,但，它们的,CP,信号相位相反。,&,&,&,&,&,&,&,&,1,G,1,G,2,G,3,G,4,G,5,G,6,G,7,G,8,CP,S,R,从触发器,Q,，,Q,，,Q,Q,为了降低对,CP,信号的要求，但还要保证输出不随意翻转，我们可以采用具有主从结构的触发器。,它的特点：,状态转变只发生在,某一时刻,，,而不是某一时段,。,3,.,特性表,CP R S Q,n,+,1,0,0 0,0 1,1 0,1 1,X X,Q,n,1,0,CP,G7,、,G8,G3,、,G4,工 作 情 况,CP=1 时,CP=0 时,打 开,封 锁,封 锁,打 开,主触发器工作,从触发器保持,从触发器工作,主触发器保持,2,、工作原理,4,.,几点说明,1),图示主从,RS,触发器,1,触发有效；,2),表中*表示：若,R,、,S,端同时触发，则在,CP,回到,0,后,输出状态不定；,3),输入端的约束条件为,RS = 0,。,1,*,Q,n,Q,的状态根据,R,、,S,端的触发情况改变,Q,= Q,注意：,在,CP,的一个变化周期中，触发器输出状态只改变一次。,5.,逻辑符号,从触发器只能输出,CP=1,期间，主触发器最后一 次变化所得到的状态。,在,CP=1,期间，主触发器随,R,、,S,端状态的改变而多次改变，但在,CP,下降沿,到来时，从触发器最多只能改变一次。,6.,动作特点,在,CP=1,期间，当,S=R=1,时，触发器的次态无法确定，在特性表中这是个无效状态。为使主从,RS,触发器按其特性表正常工作，使,R,、,S,端的状态保持不变，需对主从,RS,触发器进行改进。,1S,1R,C1,S,R,CP,Q,Q,带来的问题,：,特别注意：,动作特点,：,VCD,2.,特性表,二,.,主从,J K,触发器,1.,电路结构,Q,n,CP J K,0,0 0,0 1,1 0,1 1,X X,1,0,特性归纳,J=K=0,时, Q,n,+1,=Q,n,J,K,时，,Q,n,+1,=J,J=K=1,时，,Q,n,+1,=Q,n,J,K,Q,n,Q,n,Q,n,+,1,从触发器,主触发器,&,&,&,&,&,&,&,&,1,G,1,G,2,G,3,G,4,G,1,G,2,G,3,G,4,CP,Q,，,Q,，,Q,Q,有,两种情况，见书中介绍,S,D,R,D,计数状态下，电路的输出电压波形，随,CP,作用沿的到来自动,改变。,见图：,3 .,几点说明,设初态,Q,=0,逻辑符号见下页,设：,CP,作用沿为下降沿,t,CP,t,J=K,t,Q,1,3,）,J=K=1,时，,Q,n+1,=,Q,n,是,计数状态,。,图示主从,JK,触发器：,1) 1,触发有效；,2),没有约束条件；,5.,动作特点,CP = 1,期间，由于反馈信号的作用，不管,J,、,K,端的状态有多少次跳变，主触发器只能变化一次；,4.,逻辑符号,&,&,C1,1,J,1,K,Q,Q,S,D,R,D,J,1,J,2,CP,K,1,K,2,C1,1,J,1,K,Q,Q,S,D,R,D,J,CP,K,C1,1,J,1,K,Q,Q,J,CP,K,动作特点：,注意：,图示主从,JK,触发器应该,对应,CP,下降沿确定,Q,端次态。,例,已知主从,JK,触发器,J,、,K,的波形如图所示，画出输出,Q,的波形图（设初始状态为,0,）。,初态,置位,复位,翻转,保持,翻转,保持,主从,JK,触发器存在的问题,一次,变化现象,例,已知主从,JK,触发器,J,、,K,的波形如图所示，画出输出,Q,的波形图（设初始状态为,0,）。,由此看出，主从,JK,触发器在,CP,=1,期间，主触发器只变化（翻转）一次，这种现象称为,一次变化现象,。,三,. T,触发器,T,触发器是特殊的,JK,触发器，只需将,JK,触发器的,J,和,K,相连，命名为,T,，,就构成了,T,触发器。,由于,J=K,，,所以,T,触发器只能具有,JK,触发器的部分功能：,每,输入一个脉冲，输出状态改变一次,1,0,0,1,1,1,保持原状态,0,1,0,1,0,0,功能说明,T,T=0,，,为保持状态；,T,1,时，翻转。,如果将,T,恒接高电平，就构成了一种特殊的触发器,T,，,它只是脉冲翻转电路 。,4-2-4.,边沿,D,触发器,为了提高触发器的抗干扰能力，希望触发器的次态仅仅取决于,CP,作用,沿,到达时刻,输入信号的状态。这样的触发器称为,边沿触发器,。,1.,特性表,2,、逻辑符号,无跳变,X,Q,n,0,0,1,1,动作特点,触发器保存下来的状态是,CP,作用沿到达时刻的输入状态。而且这是一种上升沿触发的边沿触发器。,设初态,Q,=0,特别注意,：当,D,端信号和,CP,作用沿同时跳变时，触发器存入的是,D,跳变前的状态。,0,0,例如：,说明,保持,存数,C1,1,D,Q,Q,D,CP,S,D,R,D,C1,1,D,Q,Q,D,CP,t,CP,t,D,t,Q,CP,D,Q,n,+,1,表示边沿触发器，而且是上升沿跳变,JK,触发器也有边沿触发型的，其逻辑符号有：,S,D,R,D,C1,1,J,Q,Q,J,CP,1,K,K,S,R,S,D,R,D,C1,1,J,Q,Q,J,CP,1,K,K,S,R,上升沿触发有效,下降沿触发有效,维持阻塞触发器、延迟边沿触发器部分内容自学。,例,已知,D,触发器的输入波形，画出输出波形 图 ，设初始状态为,0,。,解：,在画波形图时，应注意以下两点：,（,1,）触发器的触发翻转发生在,CP,的上升沿。,（,2,）判断触发器次态的依据是,CP,上升沿前一瞬间输入端,D,的状态。,4-3,触发器的逻辑功能及其描述方法,本节只讨论有时钟控制的触发器。,1.,特性表,4-3-1.,RS,触发器,凡,在,时钟控制下,，逻辑功能符合此特性表的触发器就叫做,RS,触发器。显然，同步,RS,触发器、主从,RS,触发器都属于,RS,触发器。,R S,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1,1,1,0,0,0,不定,1 1 1,不定,D,触发器等。,T,触发器、,JK,触发器、,RS,触发器、,时钟控制触发器，由于功能的不同，可将其分为,:,n,Q,n+1,Q,0 0 0,触发器的描述主要有：特性表、特性方程和状态转换图三种方法。下面我们分别介绍。,2.,特性方程,3.,状态转换图,它,表明,Q,从,Q,n,Q,n+1,所,需要的,输入条件。,综上可知,描述触发器的逻辑功能有三种方法： 特性表、特性方程和状态转换图。,0,1,R =,X,S =0,R = 0,S =1,R = 1,S =0,R = 0,S =,X,RS,Q,Q,n+1,n,0 1,00,01,11,10,0 1,1 1,X X,0 0,状态转换图可从特性表中归纳，,由,特性表,填,卡诺图并化简,得,特性方程,：,Q,n,+1,=,S,+,R,Q,n,RS = 0(,约束条件）,由,特性表可得：,RS,触发器特性方程,4-3-2. JK,触发器,凡在时钟控制下，逻辑功能符合此特性表的触发器，就叫做,JK,触发器。,1.,特性表,3.,状态转换图,0,J = 0,K =,X,J =,X,K = 0,J = 1 K =,X,J =,X,K = 1,2.,特性方程,Q = J Q + K Q,n+1,n,n,由特性表填卡诺图化简得,：,1,J K Q,n,Q,n,+,1,0 0 1,0 1 0,0 1 1,1 0 1,1 0 0,1 1 1,0 0 0,1,1,1,0,0,0,1,1 1 0,0,JK,Q,Q,n+1,n,0 1,00,01,11,10,0,1,0 0,1,0,1,1,4.,逻辑符号,4-3-3. T,触发器,将,JK,触发器的,J,、,K,端连在一起，引出一个,T,端，就构成了,T,触发器。,T Q,n,Q,n,+,1,0 0,0 1,1 0,1 1,1,0,1.,特性表,2.,特性方程,3.,状态转换图,Q,n+1,= T Q,n,+ T Q,n,1,T=0,T=0,T = 1,T = 1,0,1,0,凡在时钟控制下，逻辑功能符合此特性表的触发器，就叫做,T,触发器。,说明,保持,计数,S,D,R,D,C1,1,N,Q,Q,T,CP,T,触发器,使,T,触发器的输入恒为,1,就构成了,T,触发器。所以,T,触发器的特性方程就是在,T,触发器的特性方程中令,T=1,即可，即：,0,1,1,0,1,1,T,4-3-4.,D,触发器,1.,特性表,2.,特性方程,3.,状态转换图,凡在时钟控制下，逻辑功能符合此特性表的触发器,就叫做,D,触发器。,D Q,n,Q,n,+,1,0 1,1 0,1 1,0,0,1,1,0 0,Q,=,D,n,+1,0,1,D=1,D=0,D = 0,D = 1,VCD,n+1,D,Q,Q,n,0 1,0,1,0 0,1 1,4-3-5,不同类型触发器的相互转换,市场上最常见的触发器是,JK,触发器和,D,触发器，但在实际引用中，经常需用具有各种逻辑功能的触发器，这就需要进行不同类型触发器之间的相互转换。,转换的方法主要有公式法和图形法。这里我们仅举几个例子就公式法作简单地介绍。,1.D,触发器转换成,JK,触发器,由,D,触发器特性方程 和,JK,触发器特性方程,Q,=,D,n,+1,Q = J Q + K Q,n+1,n,n,可得,D = J Q + K Q =J Q K Q,n,n,n,n,由此，我们可得出,D JK,的电路,转换电路,&,&,&,K,J,Q,D Q,CP,2. D,触发器转换成,T,触发器,由,D,触发器特性方程 和,T,触发器特性方程,Q,=,D,n,+1,可得,Q,n+1,= T Q,n,+ T Q,n,D= T Q,n,+ T Q,n,=T Q,n, T Q,n,&,&,&,T,Q,D Q,CP,根据此式可以画出,D T,的电路：,还有其他类型的触发器之间的转换，比如,JK,触发器转换成,D,、,T,触发器等。,4.4,集成触发器,4.4.1,集成触发器举例,一,TTL,主从,JK,触发器,74,LS,72,（,a,）,逻辑符号,（,b,）,引脚排列图,74,LS,72,为多输入端的单,JK,触发器，它有,3,个,J,端和,3,个,K,端，,3,个,J,端之间是与逻辑关系，,3,个,K,端之间也是与逻辑关系。使用中如有多余的输入端，应将其接高电平。该触发器带有直接置,0,端,R,D,和直接置,1,端,S,D,，,都为低电平有效，不用时应接高电平。,74,LS,72,为主从型触发器，,CP,下跳沿触发,。,74LS72,功能表：,输 入,输 出,R,D,S,D,CP,J,K,Q,n,1,0 1,1 0,1 1,1 1,1 1,1 1,0 0,0 1,1 0,1 1,0 1,1 0,Q,n,Q,n,0 1,1 0,Q,n,Q,n,注意：,1,）,CP,在下跳沿触发；,2,）当,R,D,或,S,D,有效时，不论,CP,、,J,、,K,是否有效，输出端都是清,0,或置,1,；,3,）,J,、,K,在,CP=1,期间没有变化。,二、高速,CMOS,边沿,D,触发器,74HC74,（,a,）,逻辑符号 （,b,）,引脚排列图,74,HC,74,为单输入端的双,D,触发器。一个片子里封装着两个相同的,D,触发器，每个触发器只有一个,D,端，它们都带有直接置,0,端,R,D,和直接置,1,端,S,D,，,为低电平有效。,同样，在不用时，也应该将两者接高电平。,CP,上升沿触发,。,74,HC,74,的逻辑符号和引脚排列分别如图,4.4.2,（,a,）,和（,b,）,所示。,74HC74,的功能表,输 入,输 出,R,D,S,D,CP,D,0 1,1 0,1 1,1 1, 0, 1,0 1,1 0,0 1,1 0,解：,由于是边沿触发器，画波形图时，应注意以下两点：,（,1,）触发器的触发翻转发生在时钟脉冲的触发沿（这里是上升沿）。,（,2,）判断触发器次态的依据是时钟脉冲触发沿（这里是上升沿）,前一瞬间,输入端的状态。,根据,D,触发器的功能表可画出输出端,Q,的波形图如图,4.2.13,所示。,图,4.2.13,例,4.3.1,波形图,例,4.4.1,已知边沿,D,触发器的输入,D,的波形图如图,4.2.13,所示，试画出输出,Q,的波形图（设其初始状态为,0,，,CP,作用沿为上升沿）。,4.4.2,触发器应用举例,例,4.4.,2,设计一个,3,人抢答电路。,3,人,A,、,B,、,C,各控制一个按键开关,K,A,、,K,B,、,K,C,和一个发光二极管,D,A,、,D,B,、,D,C,。,谁先按下开关，谁的发光二极管亮，同时使其他人的抢答信号无效。,解：,这里我们先给出,用,组合逻辑的,门电路组成的基本电路如图所示。,开始抢答前，三按键开关,K,A,、,K,B,、,K,C,均不按下，,A,、,B,、,C,三信号都为,0,，,G,A,、,G,B,、,G,C,门的输出都为,1,，三个发光二极管均不亮。开始抢答后，如,K,A,第一个被按下，则,A,=1,，,G,A,门的输出变为,V,OA,=0,，,点亮发光二极管,D,A,，,同时，,V,OA,的,0,信号封锁了,G,B,、,G,C,门，,K,B,、,K,C,再按下无效。,基本电路实现了抢答的功能，但是该电路有一个很严重的缺陷：当,K,A,第一个被按下后，必须总是按着，才能保持,A,=1,、,V,OA,=0,，,禁止,B,、,C,信号进入。如果,K,A,稍一放松，就会使,A,=0,、,V,OA,=1,，,B,、,C,的抢答信号就有可能进入系统，造成混乱。,要解决这一问题，最有效的方法就是引入具有“记忆”功能的触发器。,用基本,RS,触发器组成的电路如图所示。,其中,K,R,为复位键，由裁判控制。开始抢答前，先按一下复位键,K,R,，,即,3,个触发器的,R,信号都为,0,，使,Q,A,、,Q,B,、,Q,C,均置,0,，三个发光二极管均不亮。开始抢答后，如,K,A,第一个被按下，则,FF,A,的,S,=0,，使,Q,A,置,1,，,G,A,门的输出变为,V,OA,=0,，,点亮发光二极管,D,A,，,同时，,V,OA,的,0,信号封锁了,G,B,、,G,C,门，,K,B,、,K,C,再按下无效。,该电路与用组合逻辑构成的电路图，在功能上是一样的，但由于使用了触发器，按键开关只要按一下，触发器就能记住这个信号。如,K,A,第一个被按下，则,FF,A,的,S,=0,，使,Q,A,置,1,，当松开,K,A,时，,FF,A,的,S,=,R,=1,，,触发器保持原状态,Q,A,=1,，,直到裁判重新按下,K,R,键，新一轮抢答开始。这就是触发器的“记忆”作用。,例,4.4.5,若主从结构,JK,触发器,CP,、,R,D,、,S,D,、,J,、,K,端的电压波形如图所示，试画出,Q,、,Q,端对应的电压波形。,（书中习题,题,4.10,）,解：,0,1,1,1,例,4.4.6,设图中触发器的初始状态为,Q=0,，,试画出在,CP,信号连续作用下各触发器输出端的电压波形。（书中习题,题,4.13,）,解：,1.,从电路结构来分析：,J=Q=0,K=Q=1,J,K,2.,从逻辑功能分析。由,JK,触发器的特性方程知：,
展开阅读全文