ICT测试原理PPT课件

ICT測試原理及程式簡介 一.ICT的功能 ICT也叫在線測試儀，是一台靜態元件測試儀，它能准確，高速地測量PCB上已裝元件的不良問題，包括元件的漏件，錯件，裝反，空焊，來料不良，PCB上金道之間的開短路等。可測元件包括：電阻，電容，二極管，三極管，電感，變壓器，IC等絕大多數電子元件。 二. ICT的硬件結構 ICT包括ICT系統主機，電腦系統，壓床，測試治具。其中ICT系統主機包括：電源部分，量測控制板，I/O卡，DC量測板，AC量測板，開關板，HP-JET量測板，高壓量測板(選配件)。 公 司 : TRI (Test Research Inc.)德 律 科 技產 地 : 台 灣 工 作 條 件治 具 類 型 : 真 空 治 具 .真 空 壓 力 : 最 小 56cmHg.外 部 真 空 管 2根 .氣 壓 : 4kg/cm2 6kg/cm2.氣 壓 管 1根 .操 作 溫 度 : 0。 C 30。 C.環 境 濕 度 : 25% RH-75%RH.最 小 工 作 空 間 :深 ： 1.5 公 尺 。寬 ： 2.0 公 尺 。高 ： 2.0 公 尺 。 TRI 8001測 試 畫 面 公 司 : TRI (Test Research Inc.)德 律 科 技產 地 : 台 灣 工 作 條 件電 源 :3 AC 220V-245V, 50/60 Hz5% 氣 壓 : 4 6KGF CM2 TRI 518測 試 操 作 畫 面 相匹配的治具簡介 相 匹 配 的 治 具 必 需 為 真 空 治 具 , 即 治 具 下 壓 的 動 力 為 真 空 . 真 空治 具 根 據 繞 線 長 度 分 為 : 長 線 治 具 ,短 線 治 具 和 無 線 治 具 . 我 們 現 在 使 用 的 治 具 為 長 線 治 具 . 治 具 內 部 結 構 如 下 : SENSOR 壓 棒 探 針彈 簧密 封 墊 氣 管 油 壓 撐 竿雙 絞 線 繞 線 BUFFER BOARD Interface Introduction of Agilent 3070 Agilent 3070 Family 307X, up to 5200 nodes 327X, up to 1300 nodes317X, up to 2600 nodes Anatomy of the Agilent Medalist 3070Agilent 3070 Hardware Agilent 3070Electronics CabinetDUT power suppliesExternal Instruments TestheadFlat Screen Monitor on moveable arm. Keyboard on moveable arm.End Cabinet contains Computer, Power Distribution Unit, Testhead rotation switch.TestheadTest Fixture Emergency Power Off Switch Test Fixture Mother Board (one per bank)Module power Supplies Agilent3070 測 試 畫 面 Anatomy of the Agilent Medalist i3070 Fixture Probe to Pin WiringTest ProbeSupport PlateProbe PlatePersonality PinAlignment PlatePrinted Circuit BoardFixture FrameVacuum Gasket R1Stimulus Response Anatomy of the Agilent Medalist 3070Agilent 3070 TestHeadBank 2 Bank 1Module 2 Module 0Module 3 Module 1 Slot 1Slot 1Slot 1Slot 1 Slot 1: ASRUSlot 6: Module Control CardAll others: Pin CardsPin 78 - 1 Pin 1 - 78 Fixture NumberingBRC: Bank Row Column Bank 2 Bank 1M o d u l e 2 M o d u l e 3 Module 0Module 1Slot 1: ASRUSlot 6: ControlSlot 1: ASRUSlot 6: ControlS l o t 1 : A S R U S l o t 6 : C o n t r o l S l o t 1 : A S R U S l o t 6 : C o n t r o l MOTHER BOARDMOTHER BOARD Row 1Row11Row 13Row 23Row 1Row11Row 13Row 23 Column 78 1 78 11A at: 2 20 61CLOCK_ENABLE at: 2 18 48Double Density node at: 2 20 1 61Bank 1 Node: 1 18 48 Anatomy of the Agilent Medalist 3070 The Module Control Cards The Analog Stimulus - Response Unit (ASRU)Agilent 3070 ModuleMother card ASRU cardControl cardPin cardSlot 1Slot 2Slot 3 Pin cardSlot 4Slot 8Slot 6Slot 7Slot 5 Slot 9Slot 10Slot 11 Pin cardPin cardPin cardPin cardPin cardPin cardPin card Module card configuration ASRU Card 提供模拟激励信号 使用测量运算放大器进行反馈信号的测量 提供上电测试的电源通道 配在每个模块第1号插槽 Module Control Card 控制实际的测试过程 2个rcvc,测试频率 带有8个通用开关 (GP Relay) 配在每个模块的第 6 号插槽 MUX S I A B L GMOA Detector AuxSourceHybrid Double DensityChannel AChannel B. . . . . . . . . . . . Channel HPin Card X1.X8 XG XL Analog SubsystemDigital Subsystem 9:2R1 ASRU Hybrid 32 CardChannel 0Channel 8. . . . . . 6:2 Pin Card X1.X8 XG XLDigital Subsystem 3:2 MUX S I A B L GMOA Detector AuxSource Analog SubsystemASRU ICT TEST程式与夾具命名規則1.ICT程式命名規則 設備型號T(TR8001,TR518), A(Agilent 3070) T,A+ P/N+EC+ 夾具套數 2.ICT夾具命名規則 設備型號T,A+P/N+夾具套數 MHS机种为例：P/N：69Y4784 EC:N31078RICT程式命名:A90Y4784N31078R_01ICT程式命名:A90Y4784_01 三. ICT的基本測試原理 1. 隔離量測原理 ICT其實是一台高級的萬用表，但它具有隔離(GUARDING)功能，這是它不同于萬用表的最大特點。GUARDING的作用是使一個被測元件在測試時不受旁路元件的影響，而萬用表做不到這一點。在 ICT 內部電路中利用一顆 OP放大器 當做一個隔離點（最多可有五個隔離點），如果是: source: http:/ An Overview of 3070 TestUnpoweredTestsShorts Analog IncircuitVTEP/TestJet PoweredTestsSetup PowerSuppliesDigital IncircuitAnalog PoweredPins Other Powered Part 3 Pins Test ICT测试的原理要求夹具的探针和电路板的测试点(testpad)要有良好的电气接触. Pins测试就是在测试正式开始前验证探针和测试点有无接触的工序. Pins测试只定性验证有无接触，pins pass是最低要求，并不能保证接触良好.(绕线出现错误；pins接触不好，阻抗大，但依然有current flow;隔离点无法 测) Pins Test“A”“B”“C”“D”“E”“F”“G”“Node_Names” +2.5V 10KDVM SNode E has no current flow. It is capacitively isolated and cannot be tested in Pins Test. Pins Test - Syntaxnodes Anodes Bnodes Cnodes D!nodes E” ! node capacitively isolatednodes ”Fnodes ”G Pins Test Called from testplanPins test的预定义 sub Set_Custom_Option global Off, Pretest, Failure ！设置全局常量 global Chek_Point_Mode Chek_Point_Mode=Pretest !choose Off, Pretest, Failure ！选择pins测试模式，off不进行pins测试 ！pretest在其它测试前进行pins测试 ！failure其它测试fail后，进行pins测试end sub Pins测试的调试 Pins测试中的节点排列顺序不影响测试结果 Pins测试中没有其他测试选项 所以pins测试只有node的取舍 哪些节点pins不可测? p 电容阻隔的点（capacitively isolated） IPG自动注释p 只连到IC的NC脚的 IPG自动注释p 所连器件在板上都没有放(no pop)的 手动确认 Part 4Shorts Test test pins 1 test pins 2 . Turn On AutoDebug for iVTEP + VTEP AutoDebug calculates the threshold limit Before ADBAfter ADB The TestJet Test - After Debugdefault threshold low 20 high 10000device “u1”; threshold low 15 high 10000 test pins 1 test pins 2, 3; threshold low 350 high 10000 test pins 4, 5, 6; threshold low 450 high 10000 ! test pins 7 ! Ground pins commented by IPG test pins 8 ! test pins 13 ! Test measures 9 test pins 8 test pins 14 ! Fixed pins commented by IPG device “u2” bottom; test pins 1; threshold low 15 high 10000 test pins 2 test pins 3; threshold low 40 High 10000 . Part 10 Overview of Boundary-Scan Test DataIn (TDI) Test DataOut (TDO) Typical IC with Boundary-ScanBoundaryCellsCoreLogic Test DataIn (TDI) Test DataOut (TDO)Test ModeSelect (TMS) Test Clock(TCK)TEST ACCESS PORT CONTROLLER (TAP) The device can be controlledand tested through TDI, TCK,TMS, & TDOArrows denote access points Basic Test of IC with Boundary-Scan Test DataIn (TDI) Test DataOut (TDO)l Do not need to understand the Device Function (Core Logic)l Scan data in TDI to Output cells.Tester verifies data on outputs.l Tester applies Data on inputs. Cellscapture data on inputs. Datascanned out TDO for verification. The Boundary-Scan Test Development Processl Start with the BSDL file BSDL means Boundary-Scan Description Language” A language for describing the device specific characteristics of 1149.1 devices Language subset of VHDL l Who will write BSDL ASIC designers Semiconductor vendors Test engineers Typical IC with Boundary-Scan Test DataIn (TDI) CoreLogicTMS = Serial Test Clock(TCK)TEST ACCESS PORT CONTROLLER (TAP)010101010101 101010 010101 010101TMS = Parallel TMS = Parallel Typical IC with Boundary-Scan Test DataIn (TDI) CoreLogicTMS = Serial Test Clock(TCK)TEST ACCESS PORT CONTROLLER (TAP)010101 010101 101010 101010 Thank you!&More Questions ? 探 針彈 簧密 封 墊 source: http:/ Pins Test - Syntaxnodes Anodes Bnodes Cnodes D!nodes E” ! node capacitively isolatednodes ”Fnodes ”G Shorts Test overview Shorts Test (Bad Board)Testing For Shorts 100mV 100 W “A”“B”“C”“D”“E”“F”“G”? Which node is shorted to node C? A short has been detected from node C to one of the remaining nodes D, E, F or G AutoDebug calculates the threshold limit Before ADBAfter ADB Basic Test of IC with Boundary-Scan Test DataIn (TDI) Test DataOut (TDO)l Do not need to understand the Device Function (Core Logic)l Scan data in TDI to Output cells.Tester verifies data on outputs.l Tester applies Data on inputs. Cellscapture data on inputs. Datascanned out TDO for verification. Thank you!&More Questions ?