汇编语言程序设计及上机指导 第2章 寄存器与存储器

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,汇编语言程序设计及上机指导,第,2,章,返回,*,第,2,章 寄存器与存储器,【,本章提要,】,本章将着重讲解,Intel,系列,CPU,内部寄存器的组织结构、命名、功能及其常见的用途，还要介绍存储器的分段管理模式、存储单元地址的表示法以及其物理地址的形成方式。,【,学习目标,】,熟练掌握,CPU,内部寄存器的组织结构,熟练掌握标志寄存器各定义位的功能,掌握存储器的分段管理方案,2.1,寄存器组织,寄存器是,CPU,内部重要的数据存储资源，是汇编程序员能直接使用的硬件资源之一。,Intel,系列微处理器从早期的,16,位,8086,开始，到,Pentium,系列，以至于现在的,CORE,（酷睿）系列，虽然,CPU,内部结构和功能变化很大，但其寄存器的组织情况却是有规律的。,寄存器类型,IA-32,寄存器,IA-32E,寄存器,字节寄存器,（,8,位）,AH,BH,CH,DH,AL,BL,CL,DL,AL,BL,CL,DL,DIL,SIL,BPL,SPL,R8L-R15L,字寄存器,（,16,位）,AX,BX,CX,DX,DI,SI,BP,SP,AX,BX,CX,DX,DI,SI,BP,SP,R8W-R15W,双字寄存器,（,32,位）,EAX,EBX,ECX,EDX,EDI,ESI,EBP,ESP,EAX,EBX,ECX,EDX,EDI,ESI,EBP,ESP,R8D-R15D,四字寄存器,（,64,位）,无,RAX,RBX,RCX,RDX,RDI,RSI,RBP,RSP,R8-R15,2024/10/1,2024/10/1,2.1.2,标志寄存器,Intel,的,16,位,CPU,中设置了,16,位的标志寄存器,FLAGS,，其中定义了,9,个标志位，主要用来反映,CPU,的状态和运算结果的特征。,后来在,32,位和,64,位环境下，,FLAGS,又分别被扩展到了,32,位和,64,位（即,EFLAGS,和,RFLAGS,），同时又增加一些新的标志位定义。,15,14,13,12,11,10,9,8,7,6,5,4,3,2,1,0,OF,DF,IF,TF,SF,ZF,AF,PF,CF,图,2,.,2 FLAGS,定义示意图,2024/10/1,1,、进位标志,CF(Carry,Flag),如果运算结果的最高位产生了一个进位或借位，其值为,1,，否则其值为,0,。,2,、奇偶标志,PF(Parity,Flag),运算结果中最低,8,位中“,1”,的个数为偶数，则,PF,的值为,1,，否则其值为,0,。,3,、辅助进位标志,AF(Auxiliary,Carry Flag),在字操作时，发生低字节向高字节进位或借位，或者在字节操作时，发生低,4,位向高,4,位进位或借位，则,AF,的值被置为,1,，否则其值为,0,。,4,、零标志,ZF(Zero,Flag),如果运算结果为,0,，则其值为,1,，否则其值为,0,。,5,、符号标志,SF(Sign,Flag),符号标志,SF,用来反映运算结果的符号位，它与运算结果的最高位相同。,6,、溢出标志,OF(Overflow,Flag),如果运算结果超过当前运算位数所能表示的范围，则称为溢出，,OF,的值被置为,1,，否则，,OF,的值被清为,0,。,15,14,13,12,11,10,9,8,7,6,5,4,3,2,1,0,OF,DF,IF,TF,SF,ZF,AF,PF,CF,图,2,.,2 FLAGS,定义示意图,2024/10/1,7,、追踪标志,TF(Trap,Flag),当追踪标志,TF,被置为,1,时，,CPU,进入单步执行方式，即每执行一条指令，产生一个单步中断请求。,8,、中断允许标志,IF(Interrupt,-enable Flag),中断允许标志,IF,是用来决定,CPU,是否响应,CPU,外部的可屏蔽中断发出的中断请求。,(1),当,IF=1,时，,CPU,可以响应,CPU,外部的可屏蔽中断发出的中断请求；,(2),当,IF=0,时，,CPU,不响应,CPU,外部的可屏蔽中断发出的中断请求。,9,、方向标志,DF(Direction,Flag),方向标志,DF,用来决定在串操作指令执行时有关指针寄存器发生调整的方向。,15,14,13,12,11,10,9,8,7,6,5,4,3,2,1,0,OF,DF,IF,TF,SF,ZF,AF,PF,CF,图,2,.,2 FLAGS,定义示意图,2024/10/1,2.2,存储器的管理模式,Intel,的,80X86,系列,CPU,基本上采用内存分段的管理模式。它把内存和程序分成若干个段，每个段的起点用一个段寄存器来保存。,2.2.1,实地址方式内存管理,目前的,Intel,系列,CPU,都能工作在实地址方式或保护地址方式下。实地址方式下只能访问,1MB,的内存空间，只能,单任务,运行，,8086,只有这一种工作方式，,80286,以后的系列,CPU,的可以运行在保护地址方式。,如果工作在实地址模式，则任何高档处理器只相当于快速的,8086,，因此寻址方法与,8086,一样，在这种方式下处理器没有充分发挥处理器的性能。,只有在保护方式下，处理器才真正发挥应有的作用,。,2024/10/1,1,段地址与偏移地址,在实地址方式下，段地址定义了段起始地址的高,16,位，并存放在段寄存器中。逻辑段的起始地址（通常简称为：段地址）必须是,16,的倍数，即最低,4,位二进制必须全为,0,。,1M,内存最多可分成,64K,个段，即,65536,个段,(,段之间相互重叠,),，至少可分成,16,个相互不重叠的段。,偏移地址描述目的地址在该段中的相对位置，即离段基址的偏移量，它指示在,64KB,段内任何一个单元。偏移地址保存在,16,位寄存器中，因此段的大小最大为,64KB,。,2.,默认段地址与偏移地址寄存器,访问存储器类型,默认段地址寄存器,可指定段地址寄存器,段内偏移地址来源,取指令,CS,无,IP,堆栈操作,SS,无,SP,字符串操作源地址,DS,CS,，,SS,，,ES,SI,字符串操作目的地址,ES,无,DI,BP,用作基址寄存器时,SS,CS,，,DS,，,ES,据寻址方式得偏移地址,一般数据存取,DS,CS,，,ES,，,SS,据寻址方式得偏移地址,2024/10/1,3.,逻辑地址与物理地址,逻辑地址,是段地址与偏移地址的合称，用“段地址：偏移地址”表示，,如,1234H,：,1200H,表示段地址为,1234H,，段内偏移地址为,1200H,。,物理地址,是存储器的实际地址，在实地址方式下物理地址通过段地址乘以,16,加上偏移地址得到。而,16,位的段地址乘以,16,等同于左移,4,位二进制位，这样变成,20,位的段基地址，最后段基地址加上段内偏移地址就是物理地址。,【,例,2.1】,有一逻辑地址为,1200H:0340H,，求物理地址。,解：由逻辑地址知段地址,=1200H,，偏移地址,=0340H,，因此物理地址,=12000H+0340H=12340H,。,【,例,2.2】,已经,DS=1000H,，,CS=2200H,，指令,MOV 2000H,AX,在代码段中的偏移量是,IP=0150H,，求（,1,）该指令所在的物理地址。（,2,）目的操作数对应的物理地址,。,解：（,1,）指令对应的物理地址,=CS*16+IP=22000H+0150H=22150H,。,（,2,）该指令指示的目的操作数对应段地址默认存在,DS,中，偏移地址已由指令给出,2000H,，因此该指令指示的目的操作数所在物理地址,=DS*16+2000H=10000H+2000H=12000H,。,2024/10/1,4.,存储单元的内容,存储单元是按照地址进行访问的，相邻两个单元的地址编号是连续的，一般以无符号数表示，,Intel,系列,CPU,都以字节为单位分配地址编号的。,1,）,一个字节,的内容占用一个存储单元并分配一个地址,编号；,2,）,一个字,的内容是该字地址所指向的单元及其后继,1,个,单元的内容拼接而成；,3,）,一个,32,位,的内容是该字地址所指向的单元及其后继,3,个单元的内容拼接而成；,4,）,一个,64,位,的内容是该字地址所指向的单元及其后继,7,个单元的内容拼接而成。,在拼接多个内存单元时，按“,高对高低对低,”的原则来处理，即：高存储单元（地址大的存储单元）的值是高数据位，低存储单元（地址小的存储单元）的值是低数据位。,内容,地址,12H,1000H,34H,1001H,56H,1002H,78H,1003H,11H,1004H,22H,1005H,33H,1006H,44H,1007H,2024/10/1,2.2.2,保护方式内存管理模式略,2024/10/1,