模拟集成电路设计流程

上传人:宝**** 文档编号:243380589 上传时间:2024-09-22 格式:PPT 页数:53 大小:1.36MB
返回 下载 相关 举报
模拟集成电路设计流程_第1页
第1页 / 共53页
模拟集成电路设计流程_第2页
第2页 / 共53页
模拟集成电路设计流程_第3页
第3页 / 共53页
点击查看更多>>
资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,共88页,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,共88页,*,Spectre/Virtuoso/Calibre,工具使用介绍,实验地点,:,信息科学实验中心研究生实验训练基地,冯立松 汪瀚,2024/9/22,1,共88页,模拟集成电路的设计流程,1.,交互式电路图输入,2.,电路仿真(,spectre,),3.,版图设计 (,virtuoso,),4.,版图的验证(,DRC LVS,) (,calibre,),5.,寄生参数提取(,calibre,),6.,后仿真 (,spectre,),7.,流片(,gdsii,),全定制,2024/9/22,2,共88页,Cadence,中,Spectre,的模拟仿真,1,、设置登录服务器,进入,Cadence,软件包,2,、建立可进行,SPECTRE,模拟的单元文件,3,、编辑可进行,SPECTRE,模拟的单元文件,4,、模拟仿真的设置,(,重点,),5,、模拟仿真结果的显示以及处理,6,、分模块模拟,(,建立子模块,),7,、运算放大器仿真实例,2024/9/22,3,共88页,一、设置登录服务器,host: 202.38.81.119,port: 22,protocol: SSH,username/password:,学号,/,密码,command: Linux type 2,修改密码,passwd,先输入当前密码,,再输入两遍新密码,,注意密码不会显示出来,2024/9/22,4,共88页,配置,用浏览器打开,http:/202.38.81.119/ganglia/,查看机器负载情况,尽量选择负载轻的机器登陆。,mgt,和,rack01,不要选取。,登录命令,ssh X c01n,?,(?,为机器号,),第一次登陆服务器,:,cp /eva01/cdsmgr/shell/cshrc.iclab .,source cshrc.iclab,cp wanghan/CMOS/cds.lib,.,( “,.,”,指当前文件夹),cp /soft1/cdsmgr/cadence/IC5141/tools.Inx86,(,接上行,)/dfII/cdsuser/.cds init ,(设置,Cadence,快捷键),setdt ic,setdt mmsim111 (spectre,仿真时需要,),2024/9/22,5,共88页,创建工作目录,work,mkdir work,进入,work,文件夹(自己所有工作都在,work,里面),cd work,关联工艺库:,cp uwb05/lsfeng/UWB_OFDM/cds.lib,Icfb &,(,运行,cadence),2024/9/22,6,共88页,二、建立可进行,SPECTRE,模拟的单元文件,主窗口分为信息窗口,CIW,、命令行以及主菜单。信息窗口会给出一些系统信息(如出错信息,程序运行情况等)。在命令行中可以输入某些命令。,主菜单包括:,1,、,File,菜单,2,、,Tools,菜单,3,、,Options,菜单,2024/9/22,7,共88页,工艺参数,相关工艺参数可以在,ms018_v1p7_spe.mdl,文件中查到:,N18,:,Tox=3.87n (,可由此算出,Cox),vth0=0.39(,无衬偏效应,),u0=34m,P18,:,Tox=3.74n,Vth0=-0.402,u0=8.6m,lambda,的选取可以参照,razavi,书上的,lambda,与,L,成反比,,其中,L,0.5um,时,lambdaN,0.1,lmabdaP=0.2,模型中各工艺参数定义可参考,bsimset.pdf,文件。,Setup - model library,2024/9/22,8,共88页,建立新库、新单元以及新视图,在,CIW,中,,File-New-Library,,,在弹出的“,New Library”,窗口,,Name,栏中:,mylib,选中右下方:,Attach to an existing techfile,点击,OK,,之后弹出图,2,,选,smic18mmrf,,点击,ok,查看,CIW,窗口:,Tools-Library Manager,,在,Library,中应有,mylib,,,单击,它。,在,Library Manager,窗口,,File-New-Cellview,,,在弹出的“,Create New File”,窗口,Cell Name,栏中,,opam,Tool,栏中,选,Composer-Schematic,OK,,弹出新的原理图编辑窗口,Library,Cell,Schematic,Symbol,Layout,Verilog,(,View,),Library,Cell,以及,View,的关系,1,、,library(,库,),的地位相当于文件夹,它用来存放一整个设计的所有数据,包括子单元(,cell,)以及子单元(,cell,)中的多种视图(,view,)。,新建库时注意选择链接所用工艺,pdk,的,techfile,。,2,、,Cell,(单元)可以是一个简单的单元,像一个与非门,也可以是比较复杂的单元(由,symbol,搭建而成)。,3,、,View,则包含多种类型,常用的有,schemetic,,,symbol,,,layout,,,calibre,等等,新建,Cellview,要注意选择,View,的类型。,2024/9/22,10,共88页,添加元件(实例,instance,),在弹出的“,Virtuoso Schematic Editing:”,窗口中,左边为工具栏,选,instance,图标(或,i,),单击“,Add instance”,窗口,Library,栏最右侧,Browser,弹出“,Library Browser-”,窗口,,Library,选,smic18mmrf,,,Cell,选,n18, View,选,symbol,在“,Virtuoso Schematic Editing:”,窗口,鼠标左键单击一次,间隔一定距离再单击一次,这样就增加了,2,个,n18,元件,键撤销本次操作,ESC,按照如上方法添加所需要的,NMOS,与,PMOS,以及电阻元件以及,pin,2024/9/22,11,共88页,mos,管的主要参数,multiplier,表示几个管子并联数,Length,表示沟道长度 ,设计时我们按照长沟道设计,L,取值,1um,Total Width,表示总的沟道宽度,Finger Width,表示一个,finger,的宽度,Fingers,表示,finger,的个数,Total width,finger witdth finger width,设计时 尽量使,mos,管接近方形,而不是长条形,2024/9/22,12,共88页,编辑完成的电路图,2024/9/22,13,共88页,一些快捷键,以下是一些常用的快捷键:,i,添加元件,即打开添加元件的窗口;,缩小两倍;,扩大两倍;,w,连线(细线);,f,全图显示;,p,查看元件属性;,m,整体移动(带连接关系);,shift+m,移动(不带连接关系)。,2024/9/22,14,共88页,生成,symbol,进入“,Virtuoso Schematic Editing,:,mylib nand2 schematic”,窗口。,Design - Create Cellview-From Cellview,在,Cellview From Cellview,窗口,,From View Name,栏为:,schematic,,,Tool / Data Type,栏为,Composer-Symbol,。,OK,2024/9/22,15,共88页,三 编辑测试环境,新建,1,个,cell,名称为:,Opam_test,在新的原理图窗口中调用,opam,的,symbol,添加激励元件,所有激励元件都在,Analoglib,库中,在这里用到了电源源,vdc,电流源,idc,正弦源,vsin,以及全局符号,vdd,,,gnd,如右图所示,2024/9/22,16,共88页,四、模拟仿真的设置,(,重点,),Composer-schamatic,界面中的,Tools Analog Environment,项可以打开,Analog Design Environment,窗口,如右图所示,。,2024/9/22,17,共88页,Analog Design Simulation,菜单介绍,Session,菜单,Schematic Window,Save State,Load State,Options,Reset,Quit,回到电路图,保存当前所设定的模拟所用到的各种参数,加载已经保存的状态,一些显示选项的设置,重置,analog artist,。相当于重新打开一个模拟窗口,退出,使用最多,2024/9/22,18,共88页,Setup,菜单,Setup,菜单,Design,Simulator/directory/host,Temperature,Model Library,Environment,选择所要模拟的线路图,选择模拟使用的模型一般有,cdsSpice hspiceS,spectre,等,设置模拟时的温度,设置库文件的路径和仿真方式,修改工艺角,设置仿真的环境 (后仿真时需设置),2024/9/22,19,共88页,Analyses,菜单,选择模拟类型。,Spectre,的分析有很多种,如右图,最基本的有,tran,(瞬态分析),dc,(直流分析),ac,(交流分析)。,2024/9/22,20,共88页,tran,(瞬态分析),2024/9/22,21,共88页,dc,(直流分析),dc,(直流分析)可以在直流条件下对,temperature,,,Design Variable,,,Component,Parameter,,,Model Parameter,进行扫描仿真,举例,:,对温度的扫描(测量温度系数),电路随电源电压变化的变化曲线等,2024/9/22,22,共88页,ac,(交流分析),ac,(交流分析)是分析电路性能随着运行频率变化而变化的仿真。,既可以对频率进行扫描也可以在某个频率下进行对其它变量的扫描。,2024/9/22,23,共88页,其它有关的菜单项,Outputs/Setup,当然我们需要输出的有时不仅仅是电流、电压,还有一些更高级的。比如说:带宽、增益等需要计算的值,这时我们可以在,Outputs/setup,中设定其名称和表达式。在运行模拟之后,这些输出将会很直观的显示出来。,需要注意的是:表达式一般都是通过计算器(,caculator,)输入的。,Cadance,自带的计算器功能强大,除了输入一些普通表达式以外,还自带有一些特殊表达式,如,bandwidth,、,average,等等。,2024/9/22,24,共88页,Calculator,的使用,Calculator,是一个重要的数据处理工具,可以用来仿真电源抑制比,相位裕度,共模抑制比,2024/9/22,25,共88页,其它有关的菜单项,Results,菜单,2024/9/22,26,共88页,模拟结果的显示以及处理,在模拟有了结果之后,如果设定的,output,有,plot,属性的话,系统会自动调出,waveform,窗口,并显示,outputs,的波形,如左图,2024/9/22,27,共88页,运放直流工作点仿真(,DC,分析),放大器的正常工作需要一定的直流偏置,在交流(,ac,,,tran,)仿真之前,必须保证运放要有合适的静态工作点,静态工作点的设置需要手工计算与仿真迭代交互进行,构成放大器的每一个管子都处在饱和区,是运放存在一个良好工作点的前提条件,2024/9/22,28,共88页,运放小信号仿真示例,电源电压,Vdc=1.8V,;,交流信号源,acm=1 V,;,负载电容,Cload=5p F,;,采用,Spectre,分析方式,选择交流分析(,ac,),设置如下:,Sweep Variable,:,Frequency,Sweep Range,:,1 Hz100M Hz,仿真完成后,点击,Result - Direct Plot - AC Gain&Phase,查看运放的幅频特性和相频特性,2024/9/22,29,共88页,仿真结果,该运放直流增益为,80.9dB,,单位增益带宽为,82M Hz,,,相位裕度为,67.32deg,。,2024/9/22,30,共88页,工艺角与温度,上面运放的仿真实在,tt,(典型),27,度下的仿真,但实际的工艺不一定是,tt,,使用温度也不一定是室温,27,度,所以要进行工艺角仿真,仿真不可能覆盖所有的工艺偏差与温度,所以需要选取一些典型值去验证,温度: ,20,,,27,,,105,(,3,种),工艺偏差 :,tt ss ff fnsp fpsn,(,5,种),仿真要跑通这,15,种情况才能进行后端设计,2024/9/22,31,共88页,版图设计,打开运放核心电路图,单击,Tools-Design Synthesis-Layout XL,选择,creat new,,可以弹出版图编辑窗口,在版图编辑窗口,单击,Design-Gen from source,之后点击,ok,,出现电路用到的所有,smic18mmrf,库中元件(此时元件是无任何连接关系的),2024/9/22,32,共88页,版图设计,2024/9/22,33,共88页,版图设计要点,版图设计要按照一定的设计规则与电气规则进行 ,这些规则文件可以在,smic,提供的,pdk,(,process design kit,)中查找到,最小线宽,最小间距,最小包围,最小覆盖。,仅仅满足设计规则的走线,不是最佳的走线方式。在满足设计规则的前提下,要保证每条金属走线能够承受相应的电流密度(防止由于老化而产生的电迁移现象),通常情况下为,1um,可以承受,1mA,的电流,对于差分电路,要充分考虑版图的对称性与匹配,2024/9/22,34,共88页,版图设计要点,对于低频模拟电路而言,寄生电阻是影响其性能的主要因素,连接的走线可以尽可能宽,对于射频电路而言,寄生电容可能会占据更主要的部分,对线宽的处理上,要在寄生电阻与寄生电容直接折中,对于多数电路来说,为了降低衬底寄生电阻,应在,nmos,器件周围放置更多的称的接触,Nmos,器件的所有衬底都是连在一起的,2024/9/22,35,共88页,最终版图,2024/9/22,36,共88页,Calibre,的后端验证,设置,calibre,启动版本,在打开,icfb,之前,输入,setdt calibre2006.1,2024/9/22,37,共88页,DRC,2024/9/22,38,共88页,2024/9/22,39,共88页,2024/9/22,40,共88页,2024/9/22,41,共88页,2024/9/22,42,共88页,2024/9/22,43,共88页,2024/9/22,44,共88页,2024/9/22,45,共88页,2024/9/22,46,共88页,2024/9/22,47,共88页,2024/9/22,48,共88页,Output,选项说明,2024/9/22,49,共88页,2024/9/22,50,共88页,2024/9/22,51,共88页,参数提取后,calibre view,Calibre,提取的参数很,难再版图上找到对应,点,不是很直观,2024/9/22,52,共88页,2024/9/22,53,共88页,
展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 商业管理 > 商业计划


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!