第02章 计算机的逻辑部件

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,第,2,章 计算机的逻辑部件,2.1,逻辑代数基础,2.2,逻辑函数的化简,2.3,计算机中常用的组合逻辑电路,2.4,时序逻辑电路,2.5,可编程逻辑器件,PLD,本章主要内容,1,2.1,逻辑代数基础,逻辑是指事物的因果关系，或者说是条件和结果的关系，这些因果关系可以用逻辑代数来描述。,逻辑代数由英国科学家乔治,布尔创立，故又称为布尔代数。,George,Boole,，,1815-1864,),2,2.1.1,基本逻辑运算,逻辑代数将事物存在的两个对立状态抽象地表示为,0,和,1,，逻辑代数中的变量称为逻辑变量。逻辑代数基本的运算有三种：,* 与运算,* 或运算,* 非运算,3,“与”逻辑操作,又称为逻辑乘，符号“,”,。当且仅当,A,、,B,均为,1,时，其逻辑乘,AB,才为,1,，否则为,0,。“与”逻辑的含义是，只有当所有前提条件都成立时，结论才成立。有时为书写方便，常将中间点符号省去，记,AB,为,AB,。,A,B,Y,0,0,1,1,0,1,0,1,0,0,0,1,4,“或”逻辑操作,逻辑或，符号“,+”,。,A,、,B,中至少有一个为,1,时，其逻辑或,A+B,为,1,，,A,、,B,同时为,0,时，结果才为,0,。“或”逻辑的含义是，只要有一个条件成立，结论就成立。,A,B,Y,0,0,1,1,0,1,0,1,0,1,1,1,5,“非”逻辑操作,逻辑非，符号“,”,。当,A,为,0,时，为,1,；当,A,为,1,时，为,0,。“非”逻辑反映了两个相互矛盾的命题的判断问题。,A,Y,0,1,1,0,6,基本逻辑运算,将三种基本的逻辑运算进行组合，可以得到各种形式的复合逻辑运算，其中最常用的复合逻辑运算有“与非”运算、“或非”运算、“异或”运算等。,7,2.1.2,逻辑函数及其表示方法,1,逻辑函数,有输入逻辑变量,A,、,B,、,C,、,，输出逻辑变量,Y,，当输入变量取值确定后，输出值也随之确定。这种输入与输出之间的函数关系称为逻辑函数，可记为：,Y=F(A,，,B,，,C,，,),8,逻辑函数的表示方法,逻辑函数式,逻辑真值表,卡诺图,逻辑图,波形图,9,（,1,） 逻辑函数式,将逻辑函数的输入与输出关系写成与、或、非等逻辑运算的组合形式，即逻辑代数式。,如有输入变量,A,、,B,，“与非”运算逻辑表达式记为：,“异或”运算记为：,10,（,2,）逻辑真值表,将输入变量所有取值的组合与函数值的对应关系以表格形式描述。,若某一逻辑函数有,n,个输入变量，由于每个输入变量只有,0,和,1,二个可能取值，则输入变量所有不同的取值组合共有,2,n,个。,11,举例,已知逻辑函数 ，写出其对应的真值表。,A B C,Y,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0,0,0,1,0,1,1,0,12,逻辑真值表,逻辑真值表在编写时，习惯上，输入变量的取值组合以二进制数递增顺序排列较为方便，如此既不会遗漏，也不会重复。,13,逻辑真值表的特点,将一个实际逻辑问题抽象为数学问题时，用真值表表示比较方便，且直观明了；,输入变量取值一旦确定，便可在表中快捷地查出对应的函数值。,14,逻辑真值表的特点,但输入变量数量比较多时，真值表冗长，不简洁。,为简单起见，有时候在真值表中只列写出那些使函数值为,1,的输入变量取值组合，而那些使函数值为,0,或不会出现的组合则在真值表中不列写出来。,15,真值表与逻辑函数转换方法,首先，找出真值表中所有使函数值为,1,的输入变量取值的组合；,写出每组输入变量取值组合所对应的乘积项，这里取值为,1,的写入原变量，取值为,0,的写入反变量；,将这些乘积项相加，即可得到逻辑函数表达式。,16,2.1.3,逻辑代数的基本公式,1.,常量之间的关系,与运算,0 0 = 0,0 1 = 0,1 0 = 0,1 1 = 1,或运算,0 + 0 = 0,0 + 1 = 1,1 + 0 = 1,1 + 1 = 1,非运算,17,逻辑代数的基本公式,2.,基本公式,01,律,0A=0,1A=A,0+A=A,1+A=1,互补律,同一律,AA=A,A+A=A,18,逻辑代数的基本公式,同一律,AA = A,A + A = A,交换律,A B = B A,A + B = B + A,结合律,A(B C) = (A B) C,(A + B) + C = A + (B + C),分配律,A(B + C) = A B + A C,A + BC = (A + B)(A + C),吸收律,A + A B = A,A (A + B) = A,反演律,19,运算规则,在逻辑代数中，利用运算规则可由基本定律推导出更多的公式。规则有：,代入规则,对偶规则,反演规则,20,1),代入规则,在任何一个逻辑等式中，如果将等式两边所有出现某个变量的地方都用同一函数式替代，则等式仍然成立。利用该定理可以容易地将上述的基本公式推广到多变量的形式。,21,2),对偶规则,将某一逻辑表达式,Y,中的“, ”,换为“,+”,，“,+”,换为“, ”,，“,1”,换为“,0”,“0”,换为“,1”,，可得到一个新的表达式,Y,，称,Y,是原表达式,Y,的对偶式。或者说，,Y,与,Y,互为对偶式。如果两逻辑式相等，它们的对偶式也相等。,22,3),反演规则,将某一逻辑表达式,Y,中所有“, ”,换为“,+”,，“,+”,换为“,”,，“,1”,换为“,0”,“0”,换为“,1”,，原变量换为反变量，反变量换为原变量，所得新函数即为 ，这就是反演规则。,利用反演规则可以方便地求得一个函数的反函数。,23,2.2,逻辑函数的化简,将一个逻辑函数变为一个形式更简单、并与之等效的逻辑函数，称为化简。,逻辑函数式简单，有利于用最少的电子元器件实现逻辑，电路工作也更加稳定可靠。,代数化简法,卡诺图化简法,24,2.2.1,代数化简法,直接利用逻辑代数基本公式和规则消去多余的乘积项和乘积项中多余的因子，以求得函数式的最简形式。特点：,无固定的步骤可循；,灵活运用基本定理；,技巧性比较强。,25,2.2.2,卡诺图,卡诺图方法由美国工程师卡诺,(,Karnaugh,),提出，是一种采用方格图来描述逻辑函数的方法。,该方法简明、直观。 变量比较少时较为方便。,26,2.2.2,卡诺图,1.,最小项的概念,在有,n,个变量的逻辑函数中，如果,m,是包含,n,个变量因子的乘积项，而且,n,个变量均以原变量或反变量的形式在,m,中出现一次，那么称,m,为该组变量的最小项。,对,n,个变量，共有,2,n,个最小项。,27,2.2.2,卡诺图,2.,卡诺图化简方法,将,n,个变量的全部最小项各用一个小方块表示，并使其具有逻辑相邻性的最小项在几何位置上相邻，将这些小方块排列起来所得图形即为,n,变量的卡诺图。通过相邻最小项合并，达到函数化简的目的。,28,二个和三个变量的卡诺图画法,(a),二变量,A,、,B,的卡诺图,(b),三变量,A,、,B,、,C,的卡诺图,29,四个变量的卡诺图画法,(c),四变量,A,、,B,、,C,、,D,的卡诺图,30,相邻最小项合并规则,在卡诺图中，将紧邻的小方格或与轴线对称的小方格圈在一起，进行合并。二个相邻的最小项可合并为一项，消去一个变量；,4,个相邻的最小项可合并为一项，消去两个变量；,8,个相邻的最小项可合并为一项，消去三个变量。这里，消去的是包围圈中不同的变量因子，而包围圈中相同的因子保留。,31,卡诺图化简法的步骤,将逻辑表达式转换成与或式，填写,1,到对应的小方格中；,将相邻的,2n,个为,1,的小方格圈在一起，并且必须是矩形或正方形。为保证结果最简化，应尽可能圈进多的小方格；,画包围圈时，最小项可以被重复包围，但每个包围圈中至少应有一个最小项是单独属于自己的，以保证该化简项的独立性；,根据所画的圈写出对应的乘积项，再将它们逻辑相加。,32,合并举例,33,例题,2.5,用卡诺图方法化简函数,F,已是最小项形式，将,5,个最小项以,1,填入三变量卡诺图中，并以圆圈包围。,化简可得：,34,2.3,计算机中常用的组合逻辑电路,如果一个逻辑电路在任意时刻的输出信号仅取决于该时刻的输入信号，而与信号作用前电路的原来状态无关，这种电路称为,组合逻辑电路,。,常见的组合逻辑电路有译码器、数据选择器、加法器、算术逻辑单元,(ALU),等。,35,2.3.1,基本逻辑门电路,基本逻辑门电路逻辑及符号,36,三态门,三态门又称三态电路，输出除有高电平和低电平两种状态外，还有第三种状态，即高阻态，亦称禁止态。,C A,Y,0,1 0,1 1,高阻态,0,1,C A,Y,1,0 0,0 1,高阻态,0,1,37,译码器有,n,个输入变量，,2,n,个,(,或少于,2,n,个,),输出，每个输出是对应于,n,个输入变量的一个最小项。常见的译码器有,2-4,译码器、,3-8,译码器、,4-16,译码器等。,2.3.2,译码器,表,2.9 2-4,译码器功能表,使能,输 入,输 出,选择,B A,Y,0,Y,1,Y,2,Y,3,1,0,0,0,0, ,0 0,0 1,1 0,1 1,1 1 1 1,0 1 1 1,1 0 1 1,1 1 0 1,1 1 1 0,2-4,译码器逻辑图,38,数据选择器又称多路选择器、多路开关，常以,MUX,表示。常用的数据选择器有,2,选,1,、,4,选,1,和,8,选,1,等。,2.3.3,数据选择器,数据选择器示意图,39,2.4,时序逻辑电路,与组合逻辑电路不同，时序逻辑电路在任意时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，当前的输出与其历史状态有关。,构成时序电路的基本逻辑单元是,触发器,，它是一种具有信息存储能力的记忆元件。,40,触发器的基本特征,触发器必须具备二个基本特征：,具有两个能自行保持的稳定状态，,0,状态和,1,状态；,能根据不同的输入信号将其状态设置成,0,或,1,状态。,基本,RS,触发器,同步,RS,触发器,主从触发器,边沿触发器,41,1,基本,RS,触发器,基本,RS,触发器的组成,(a),电路结构,(b),逻辑符号,42,基本,RS,触发器功能表,Q,n,Q,n+1,0 0,0 0,1 0,1 0,0 1,0 1,1 1,1 1,0,1,0,1,0,1,0,1,状态不定,状态不定,0,0,1,1,0,1,43,2.,电平触发方式触发器,同步,RS,触发器：加入同步信号后，多个触发器在某个时刻同时动作。,(a),电路结构,(b),逻辑符号,44,同步,RS,触发器功能表,CP,S R,Q,n,Q,n+1,0,1,1,1,1,1,1,1,1, ,0 0,0 0,1 0,1 0,0 1,0 1,1 1,1 1,0,1,0,1,0,1,0,1,Q,n,0,1,1,1,0,0,状态不定,状态不定,45,3.,主从触发器,主从,JK,触发器：保证状态在每个,CP,作用期间只变化一次。,(a),电路结构,(b),逻辑符号,46,主从,JK,触发器功能表,CP,J K,Q,n,Q,n+1, ,Q,n,0 0,0,0,0 0,1,1,1 0,0,1,1 0,1,1,0 1,0,0,0 1,1,0,1 1,0,1,1 1,1,0,47,4.,边沿触发器,维持阻塞,D,触发器：仅在,CP,的上升沿,(,或下降沿,),时刻才会对输入信号作出响应。,(a),电路结构,(b),逻辑符号,48,维持阻塞,D,触发器功能表,CP,D,Q,n,Q,n+1,Q,n,0,0,1,1,49,2.4.2,寄存器和移位寄存器,1.,寄存器,主要用于存储指令、暂存数据等。单个触发器只能存储一位二值代码，存储一组,N,位的二值码需要,N,个触发器，即触发器堆。,D,触发器构成的,4,位寄存器,50,2,移位寄存器,移位寄存器具有数据寄存和移位两个功能。根据移位方向，移位寄存器可分成左移寄存器、右移寄存器和双向移位寄存器三种。,D,触发器构成的,4,位右向移位寄存器,51,2.4.3,计数器,计数器能用于对脉冲进行计数、定时、分频、产生节拍脉冲及数字运算等。,计数器的种类有：同步计数器和异步计数器；加法计数器、减法计数器和可逆计数器；二进制计数器、十进制计数器、十六进制计数器等。,52,十进制同步加法计数器,在同步计数器中，当时钟脉冲有效沿到来时，触发器状态翻转是同时发生的。,十进制同步加法计数器电路,53,假设计数器的初始状态为,0000,，将,Q,3,Q,2,Q,1,Q,0,的,16,种取值组合代入状态方程可得状态转移表,：,现态,次态,输出,现态,次态,输出,Q,3,Q,2,Q,1,Q,0,C,Q,3,Q,2,Q,1,Q,0,C,0 0 0 0,0 0 0 1,0,1 0 0 0,1 0 0 1,0,0 0 0 1,0 0 1 0,0,1 0 0 1,0 0 0 0,1,0 0 1 0,0 0 1 1,0,1 0 1 0,1 0 1 1,0,0 0 1 1,0 1 0 0,0,1 0 1 1,0 0 1 0,1,0 1 0 0,0 1 0 1,0,1 1 0 0,1 1 0 1,0,0 1 0 1,0 1 1 0,0,1 1 0 1,0 0 1 0,1,0 1 1 0,0 1 1 1,0,1 1 1 0,1 1 1 1,0,0 1 1 1,1 0 0 0,0,1 1 1 1,0 0 0 0,1,十进制同步加法计数器状态转移表,54,2.5,可编程逻辑器件,PLD,2.5.1 PLD,的特点,可编程逻辑器件,(Programmable Logic Device,，,PLD),是一种通用型器件生产的半定制电路，用户可以通过对器件编程使之实现所需的逻辑功能。,55,2.5.2 PLD,器件基础,PLD,由四个部分组成：,输入电路：,由缓冲器组成，使输入信号具有足够的驱动能力，并产生输入变量的原变量和反变量；,“与阵列”和“或阵列”：,器件主体，主要用来实现组合逻辑函数。“与阵列”产生输入变量的乘积项，“或阵列”将“与阵列”输出的乘积项有选择地进行或运算，形成与或函数式；,输出电路：,提供不同的输出方式。,56,PLD,内部连接方式,(a),硬线连接,(b),接通连接,(c),断开连接,57,可编程逻辑器件,PLD,举例,用,PLD,实现逻辑函数的基本原理是基于函数的与或表达式，如有函数表达式：,58,PLD,实现的门阵列图,59,2.5.2,常用,PLD,器件简介,1,GAL,器件,GAL,是在,PAL,的基础上发展来的。,GAL,器件的特点是在输出端设置了可编程的输出逻辑宏单元,OLMC(Output,Logic Macro Cell),。通过编程可将,OLMC,设置成不同的工作状态，从而一种型号的,GAL,器件可以实现,PAL,器件的各种输出电路结构，增强了器件的通用性。,60,常用,PLD,器件简介,2,FPGA,器件,现场可编程逻辑器件,FPGA,是一种新型的高密度,PLD,。,FPGA,内部是由许多独立的可编程逻辑模块组成，逻辑块之间可以灵活地相互连接。,FPGA,采用基于查找表,LUT(Look,Up Table),的二维逻辑阵列结构，寄存器资源比较丰富，因此更适合于设计时序逻辑较多的电路。,FPGA,具有密度高、编程速度快、设计灵活等优点。,61,(1) FPGA,的基本结构,FPGA,一般由三种可编程电路和一个用于存放编程数据的静态存储器,SRAM,组成。这三种可编程电路是：,(1),可编程逻辑块,(CLB),(2),输入,/,输出模块,(IOB),(3),互连资源,(IR),62,PGA,的基本结构,63,(2) FPGA,的查找表结构,64,课堂讨论,真值表与逻辑函数式如何相互转换？,由逻辑图如何写出逻辑函数表达式？,由逻辑函数表达式如何画出逻辑图？,触发器有哪几种常见的电路结构形式，各有什么特点？,组合逻辑电路和时序逻辑电路在逻辑功能上和电路结构上有何区别？,65,