新实验四 VHDL数字秒表设计

,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,实验四基于,VHDL,语言的数字秒表设计,本部分实验内容为新内容，操作步骤较多，为保证实验项目进行完毕，请同学们务必提前做好预习准备,预习要求,1.,从实验中心网站下载软件,2.,按照,ppt,所示，操作使用，仿真数字逻辑器件功能,1,一、实验目的,通过本次实验，引导学生以,硬件描述语言,的手段来设计数字逻辑电路；,掌握,QuartusII,集成开发环境软件,VHDL,语言,输入的设计流程；,掌握数字秒表的工作原理，学会通过,QuartusII,建立,VHDL,语言描述小型数字电路；,掌握用,VHDL,语言设计分频器的方法。,掌握可编程逻辑器件（,PLD,）的开发步骤；,掌握对设计进行编译、仿真、下载、验证的方法。,二、实验设备,计算机，可编程逻辑器件实验板,2,三、,PLD,器件简述,可编程逻辑器件,（,Programmable Logic Devices,，,PLD,），发展于,20,世纪,70,年代，属半定制集成电路；,使用,PLD,器件，借助,EDA,设计方法，可以方便、快速地构建数字系统；,任何组合逻辑电路都可以用“,与门,-,或门,”二级电路实现；,任何时序逻辑电路都可以由,组合逻辑电路加上存储元件,（触发器、锁存器构成）；,人们由此提出,乘积项可编程,电路结构，原理结构如下：,3,实验原理,-PLD,背板简介,可编程逻辑器件选用,Altera,公司新一代,CPLD,器件：,MAXII,系列的,EPM240T100C5,；,逻辑单元（,LE,）,240,个，等效宏单元,192,个，最大用户,I/O 80,个；,背板上共引出,15,（左侧）,+18,（右侧）,+22,（上方）,=55,个,I/O,供用户外接使用，其余,I/O,提供给背板上自带的功能电路（,LED,、按键、,VGA,接口、拨码开关等）；,背板由下载器通过电缆直接供电，无需从实验箱外接电源线；,通过,PC,机,USB,接口与背板连接，下载所做的设计，简单、方便。,4,电源指示灯,USB,供电及,下载接口,电源开关,VGA,接口,独立按键，按下为低电平，弹起为高电平,拨码开关，推上为低电平，拨下为高电平,LED,指示电路,注意：,电路板上方,禁止,摆放任何金属物质，以防短路。,Hole23,不可用，印字无效,正面视图,PLD,实验板,5,背面视图,PLD,主芯片,PLD,实验板,6,四、数字秒表的要求及工作原理,要求：,用,VHDL,语言设计数字秒表,；,计时单位：,1,秒；,(,即每秒计时,1,次,),计时范围：,60,秒；,显示方式：使用,PLD,实验板上的,8,个,LED,进行显示；,用逻辑电路控制,8,个,LED,灯，左边,4,个代表秒表计数的十位，右边,4,个代表秒表计数的个位，在,脉冲信号,CP,的作用下，间接显示秒表的,BCD,数值；,7,LED,灯表示数字秒表的状态示意图：,1,秒,2,秒,9,秒,10,秒,19,秒,20,秒,59,秒,上图给出了数字秒表（,60,进制计数器）的效果图；,灯亮代表逻辑,1,，灯灭代表逻辑,0,，即得到秒表的转移图。,0,秒,8,1,、分频器设计（用,VHDL,语言描述）,CP,由实验板上的,10MHz,有源晶振,产生,（长方形的“铁块”）,；从,PLD,器件的专用时钟引脚,Pin12,输入到器件内部,（在,QuartusII,下进行引脚锁定,）， 为计数器提供时钟信号；,由于实验板上所带的连续脉冲,CP,的频率为,10MHz,；因此，需要为秒表的计数器设计分频器，将,10MHz,的连续脉冲分频，得到,秒脉冲,；,再由秒脉冲作为秒表计数器的,计数频率,。,本质上就是用,VHDL,语言设计模值为的计数器。,四、实验任务,9,2,、计数器设计（用,VHDL,语言描述）,直接的,60,进制计数器所对应的是二进制数值，不便于显示；,因此，可将秒表看做由个位为,10,进制的计数器和十位为,6,进制的计数器进行级联构成，这种计数器也称为,BCD,计数器,；,采用,VHDL,分别描述,10,进制计数器,和,6,进制计数器,，当计数值为,59,时，若再来一个时钟脉冲，计数器回到初值,0,重新计数。,也可以直接描述,60,进制计数器，然后,除,10,得到的,商为十位,，余数为个位。,10,3,、分频器与计数器的接口,（,1,）可采用,多进程描述,的方法，分频器为一个进程，计数器写入另一个进程。将分频器进程中的秒脉冲输出定义为,signal,，,作为计数器进程的敏感信号，驱动计数器进行计数；,（,2,）可采用,原理图符号化连接,的方法，将分频器和计数器所生成的元件符号在原理图中进行连接，完成顶层次设计。,11,采用双进程描述的带分频,60,进制计数器,12,采用双进程描述的带分频,60,进制计数器（续）,13,五、实验步骤,1.,通过,QuartusII,建立一个新项目；,2.,建立项目时选,MAXII,系列（,family,）的目标器件（,devices,）,EPM240T100C5,3.,新建,VHDL,设计文件，编写,VHDL,程序，设计分频器及计数器，并编译通过；,4.,对设计进行,引脚锁定,，再次编译；,5.,连接,PLD,背板下载线，将编译所生成的*,.pof,目标文件下载到,PLD,芯片中；,6.,验证电路，观察运行结果，如不正确，检查设计，调整后重新编译后再次下载后观察，直至结果正确；,14,1,、时序仿真波形示意图,15,引脚锁定以实际的实验系统选用的芯片为准,引脚锁定方法：,在菜单下依次选择,Assignments/Pin,双击编辑窗口对应引脚的,Location,，根据端口名选择引脚号。,8,个,LED,与,10MHz,信号的输入引脚见下图：,2,、引脚锁定,16,现在将流水灯的,8,个输出端,所需引脚锁定到实验背板对应的,8,个发光,Led,上。,1,、,8,个发光,Led,与,PLD,器件引脚的连接关系：,Led,（左起）,1,2,3,4,5,6,7,8,PLD,引脚,pin95,pin92,pin91,Pin,90,pin89,pin88,Pin,87,Pin,86,2,、,数字秒表的,脉冲,CP,使用背板上的,10MHz,连续脉冲，,锁定到,Pin12,。,十位,个位,17,对设计进行引脚锁定,双击“,Location”,下方的表格框，弹出指定器件的引脚列表，选择用户自定义的引脚。,这么多，,选哪个呢？,18,3,、再次执行全程编译（必要步骤）,19,4,、背板连接,1,、,连通,PC,机,配套下载器,实验背板；,下载器与,PC,机通过,USB,打印线连接,（一头方,|,一头扁）,；,下载器与实验背板通过,9,针平行串口线连接；,线路较长，请适当缠绕，折放整齐。,3,、连通线路后，打开实验背板上面的,电源开关,（推到右侧），电源指示灯点亮，表明连线无误。,20,下载器第一次连接到,PC,机，会弹出硬件安装向导，按下述操作完成下载器安装,21,5,、下载,启动下载：,单击,ToolsProgrammer,即启动下载界面,在下载界面选择单击,Hardware Setup,按钮选择下载器，在弹出菜单中双击选择,USB-Blaster,，再单击,close,。,22,编程下载：,在配置文件（*,.sof,或*,.pof,）信息窗口处（屏幕右下大半区域），,勾选,program/configure,然后单击,start,按钮，即开始配置,/,编程；,23,正在下载程序,当下载窗口右上角,progress,显示出,100%,，表示下载成功；,观察,LED,的显示效果是否达到设计要求。,24,6,、故障处理,若编程器自身有,故障或者未正确连接,，则不能,编程,/,配置,，底部的信息栏会有红色字体的信息提示，这时需要检查编程器的连接。,解决方法：将下载线与,PC,机,USB,连接线断开，插入，重试下载。,25,1.,写出设计源代码。,2.,记录编译结果（逻辑单元,的消耗情况等）。,3.,记录仿真结果（简单画出仿真波形）。,4.,分析结果（实验现象结论）。,5.,简答思考题。,思考题：,1,、本实验中的双进程设计进程间如何传递信号？,六、实验报告要求,26,