数字电路与逻辑设计03

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,数字电路与逻辑设计,第,3,章 集成门电路与触发器,3-1,数字集成电路简介,3-2,半导体器件的开关特性,3-3,逻辑门电路,3-4,触发器,吉林大学仪器科学与电气工程学院：数字电路与逻辑设计,3-1,数字集成电路简介,数字电路与逻辑设计：第,3,章 集成门电路与触发器,集成,门,电路和,触发器,等逻辑器件是实现数字系统功能的物质基础。,随着微电子技术的发展，人们把实现各种逻辑功能的元器件及其连线都集中制造在同一块半导体材料小片上，并封装在一个壳体中，通过引线与外界联系，即构成所谓的,集成电路块，,通常又称为,集成电路芯片,。,在数字电路中，使用电压值来表示逻辑值,0,和,1,。,CMOS,正逻辑,正逻辑：,用高电平表示逻辑,1,，低电平表示逻辑,0,。,负逻辑：,用高电平表示逻辑,0,，低电平表示逻辑,1,。,3,-1-1,正逻辑和负逻辑,与非门（,74LS00,）,74LS00,引脚图,？,3-1-2,数字集成电路的分类,一、按照所采用的半导体器件,双极型集成电路,单极型集成电路,（,MOS,集成电路）,MOSFET,：金属氧化物半导体场效应管,TTL,三极管三极管逻辑,ECL,射极耦合逻辑,I,2,L,：集成注入逻辑,PMOS,NMOS,CMOS,二、按照集成电路的规模,1. SSI (Small Scale Integration ),小规模集成电路,:,逻辑门数小于,100,门；,2. MSI (Medium Scale Integration ),中规模集成电路,:,逻辑门数为,100,门,999,门；,3. LSI (Large Scale Integration ),大规模集成电路,:,逻辑门数为,1000,门,99999,门；,4. VLSI (Very Large Scale Integration),超大规模集成电路,:,逻辑门数大于,100000,门。,三、按照设计方法和功能定义分类,1.,非用户定制电路（,Non-custom design IC,）,:,标准集成电路，通用性强，使用广泛,；,2.,全用户定制电路（,Full-custom design IC,）,:,专用集成电路,ASIC,，可靠性高，保密性好,；,3.,半 用户定制电路（,Semi-custom design IC,）,:,功能不确定的电路，用户可根据需要将已有芯片进行功能定,义，将通用产品专用化；例如目前广泛使用的可编程逻辑器,件，便属于半用户定制电路。,电路分类交叉关系,小规模,集成电路,中规模,集成电路,大规模,集成电路,超大规模,集成电路,PLD,CPLD,CPLD/FPGA,非用户定制,可用户定制,74,系列,3-2,半导体器件的开关特性,获得高、低电平的基本原理,闭合：电阻很小,断开：电阻很大,晶体二极管的开关特性,晶体三极管,MOS,管,3-2,半导体器件的开关特性,3-3,逻辑门电路,数字电路与逻辑设计：第,3,章 集成门电路与触发器,实现,基本逻辑运算,和常用,复合逻辑运算,的逻辑器件统称为,逻辑门电路,，它们是组成数字系统的基本单元电路。,学习时应重点掌握集成逻辑门电路的功能和外部特性，以及器件的使用方法。对其内部结构和工作原理只要求作一般了解。,部分基本电路符号,电源正负极的简化记法,CMOS,互补型金属氧化物半导体器件，一种开关器件。,P,型,N,型,门控脚：低电平连通；高电平断开；,门控脚：高电平连通；低电平断开；,（,1,）,CMOS,电路,-,非门,3-3-1,基本逻辑门电路示例,（,2,）,CMOS,电路,-,与非门,特殊门电路,集电极（,漏极,）开路门（,OC,门，,OD,门）,&,符号,&,另一种画法,（,3,） 其他类型的,CMOS,门电路,OD,门,OD,门,Z,L,H,H,H,应用：输出直接“线与”，如下图：,&,&,&,U,CC,F,1,F,2,F,3,F,F=F,1,F,2,F,3,R,L,注意：,普通逻辑门的输出不容许直接相连！,只有在外接负载电阻,R,L,和电源,U,CC,后才能正常工作。,思考：为什么？,（,4,） 其他类型的,CMOS,门电路,三态门,三态门,第三种状态,高阻状态,三态门,三态输出门有三种输出状态：,输出高电平、输出低电平和高阻状态，前两种状态为工作状态，后一种状态为禁止状态。,简称三态门,(Three state Gate),、,TS,门等。,注意,!,三态门不是指具有三种逻辑值。,&,A,B,F,符号,功能表,高电平有效,（具有一定的逻辑功能）,&,A,B,F,另一种画法,三态门的应用：,三态门常用于总线传输控制。,构成双向数据总线,多个设备共享数据总线,E,1,E,2,E,3,公用总线,A,B,C,3-3-2,数字集成电路的主要参数,输入,/,输出高、低电平,噪声容限,传输延迟时间,功耗,延时,-,功耗积,扇入数、扇出数（拉电流，灌电流）,开门电阻、关门电阻,供电电压，工作温度范围,以上概念请参考教材自学,输入高电平,V,IH,、输入低电平,V,IL,V,IH,=3.5V,V,IL,=1.5,V,便认为合格。,输出高电平,V,OH,、输出低电平,V,OL,V,OH,4.4V,V,OL,0.,4V,便认为合格。,平均响应延迟时间,t,pd,t,V,IN,0,t,V,OUT,0,t,pd1,t,pd2,越小越好,!,常见逻辑电平标准,按,V,OH,、,V,OL,、,V,IH,、,V,IL,分类,3-3-3,逻辑门使用时需注意的问题,输出端：多个输出端之间不能直接相连，,避免与电源、地直接相连,多余输入端的处理：最好接固定电平,-,有效电平问题（使能控制端）,电源滤波：加,0.1,0.01,F,电容,不同系列的逻辑电平范围，互连时兼容问题,常用逻辑门电路,与非门（,74LS00,74LS20,）,非门,(74LS04),或非门,(74LS02),与或非门,(74LS51),3-4,触发器,在数字系统中，为了构造实现各种功能的逻辑电路，除了需要实现逻辑运算的逻辑门之外，还需要有能够保存信息的逻辑器件。,触发器是一种具有记忆功能的电子器件，,触发器能用来存储一位二进制信息。,集成触发器的种类很多，分类方法也各不相同，但就其结构而言，,都是由逻辑门加上适当的反馈线耦合而成。,已知某触发器的激励和现态，如何求次态？,已知某触发器的现态和次态，如何求激励？,思 考 题,有两个稳定状态；,有两个互补的输出端；,触发器的特点：,在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态；输入信号撤销后，保持新的状态不变，直到收到新的有效激励信号。,“,0,”状态,“,1,”状态,现态：输入信号作用前的状态，记作：,次态：输入信号作用后的状态，记作：,现态与次态,时序逻辑电路：,组合逻辑电路：,按触发方式：,电平，脉冲，边沿,按逻辑功能：,RS,，,JK,，,D,，,T,按组成结构：,维持,-,阻塞型，主从型，利用传输延时,触发器的分类,注意：锁存器（,latch,）与触发器,(flip-flop),前者对脉冲电平敏感；,后者对脉冲边沿敏感。,3-4-1,锁存器,(LATCH),锁存器,是触发器的子类，它是一种特殊的触发器。其中,基本,RS,锁存器,是典型代表。,1,a,1,b,反馈,两个输入端,两个输出端,S,R,RS,锁存器逻辑符号,一、基本,RS,锁存器,（一） 逻辑功能描述,R S,Q,n+1,功能说明,0 0,0 1,1 0,1 1,d,1,0,不定,置,1,置,0,不变,基本,R-S,触发器功能表,表中“,d”,表示触发器次态不确定。,1.,状态真值表,2.,特性表,3.,特性方程（次态方程，特征方程）,4.,状态图和工作波形图,状态图：描述锁存器输出状态与激励信号之间关系的图样。,“圆圈,+,逻辑值”表示状态。,“箭头,+,输入信号值”表示状态转换。,3-4-2,钟控触发器（锁存器）,具有时钟脉冲控制的触发器称为“,时钟控制触发器,”,或者“,定时触发器,”，简称“,钟控触发器,”。,时钟脉冲控制触发器的工作特点：,由时钟脉冲确定状态转换的时刻,(,即,何时转换？,),；,由输入信号确定触发器状态转换的方向,(,即,如何转换,？,),。,一、钟控,RS,触发器,&,c,&,d,&,a,&,b,CP,时钟信号,直接置,0,、置,1,端,R,、,S,为输入控制端,（一） 逻辑功能分析,与基本,RS,触发器相同,（功能表、次态方程、约束条件）,注意：在时钟控制触发器中，时钟信号,CP,是一种固定的时间基准，通常不作为输入信号列入表中。对触发器功能进行描述时，均只考虑时钟有效作用,(CP=1),时的情况。,（二） 缺点,二、,D,触发器,R,S,（一） 逻辑功能分析,功能表、次态方程（特征方程）,（二）功能特点,在时钟作用时，,D,触发器状态的变化仅取决于输入信号,D,，而与现态无关。,三、,J-K,触发器,（一） 逻辑功能分析,功能表、次态方程,（二） 功能特点,利用触发器两个输出端信号始终互补的特点，有效地解决了时钟控制,R-S,触发器状态不确定的问题。,四、,T,触发器,3-4-3,边沿触发器,空翻 现象,在同一个时钟脉冲作用期间触发器状态发生,两次或两次以上变化的现象。,解决办法,采用,主从型结构,、,维持阻塞结构、或者利用门电路传输延时,，使状态的变化发生在时钟的边沿（上升沿或者下降沿）。,具体内容参考教材自学。,一、边沿触发器的特点,边沿型,D,触发器工作原理,边沿,D,触发器波形图,二、边沿型,D,触发器,边沿型,D,触发器结构,边沿,D,触发器特性表,集成触发器（边沿,D,触发器）,74LS74,带置位、复位功能的双,D,触发器,功能表,CP D,触发器脉冲工作特性,D,CLK,Q,建立时间,保持时间,传输延迟时间,工作周期,3-4-5,触发器功能的相互转换,D,触发器构成,J-K,触发器,D,触发器构成,T,触发器,J-K,触发器构成,D,触发器,J-K,触发器构成,T,触发器,RS,触发器,D,触发器,JK,触发器,T,触发器,3-4-6,触发器逻辑功能小结,锁存器,/,触发器,1.,电路结构和逻辑符号,2.,逻辑功能分析,3.,逻辑功能描述,特性表、特性方程、状态图、工作波形图,4.,动作特点。,