数字电路实验流程

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,数字电路实验课程,电工电子实验中心,黑龙江大学,实验要求,当堂交实验交实验报告（第一个下一次课交）,不允许迟到，不早退,爱护仪器，损坏仪器要赔偿！,2,实验简介,验证性实验,-,要求自己能验证,(,预习报告,),一共八个实验，第一个实验报告和第二个的一起交，前七个每个,10,分，最后一个,30,分，一共,100,分,三部分：输入,-,逻辑电平；数字电路核心,-TTL,芯片；输出,-,电平指示，示波器，数码显示,3,4,74LS20,二,4,输入与非门,5,74LS86,四,2,输入异或门,6,74LS00,四,2,输入与非门,实验一 门电路逻辑功能及测试,实验前按学习机使用说明先检查学习机电源是否正常，然后选择实验用的集成电路，按自己设计的实验接线图接好连线，特别注意及地线不能接错。实验中改动接线需断开电源，接好线后再通电实验。,图,1.1,&,V,1,2,4,5,7,Vcc,14,6,Y,7,1,、测试门电路逻辑功能,选用双四输入与非门,74LS20,一只，插入面包板，按图,1.1,接线、输入端接,S,1,S,4,（电平开关输出插口），输出端,D,1,D,8,接显示发光二极管（任意一个）,将电平开关按表,1.1,置位，分别测输出电压及逻辑状态。,输入,输出,1,2,4,5,Y,电压,(V),H,H,H,H,L,H,H,H,L,L,H,H,L,L,L,H,L,L,L,L,表,1.1,8,2,、异或门逻辑功能测试,选二输入端四异或门电路,74LS86,，如图,1.2,接线，输入端,1,、,2,、,4,、,5,接电平开关，输出端,A,、,B,、,Y,接电平显示发光二极管。,将电平开关按表,1.2,置位，将结果填入表中。,表,1.2,输入,输出,X,Z,Y,Y(V),0 0,0 0,1 0,0 0,1 1,0 0,1,1 0,1 1,1 1,0 1,0 1,图,1.2,9,=1,=1,=1,A,B,C,D,Z,X,Y,&,&,A,3,1,11,9,8,2,1,1,B,&,Y,1,3,2,&,Z,13,12,1,&,5,4,6,1,2,图,1.3,10,3,、测试逻辑电路的逻辑函数关系,10,填表,1.3,，写出逻辑表达式,AB,表,1.3,11,输入,A B,输出,Y,Z,L,L,L,H,H,L,H,H,4,、利用与非门控制输出,用一片,74LS00,按图,1.4,接线。,S,接任一电平开关，用示波器观察,S,对输出脉冲的控制作用。,图,1.4,12,&,S,2,3,1,1,Y,4,、利用与非门控制输出,用一片,74LS00,按图,1.5,接线。,S,接任一电平开关，用示波器观察,S,对输出脉冲的控制作用。,图,1.5,13,&,S,4,6,5,Y,&,2,3,1,5.,与非门测试平均延迟时间,采用环路振荡法测量,tp,d,，输入端,A,接入,100kHz,的固定脉冲，用双踪示波器观察输入端,A,和输出端,Y,的波形，并测量它们之间的相位差，计算每个门电路的平均延迟时间,tp,d,。,图,1.6,&,&,&,&,&,&,1,2,3,5,4,1,6,10,9,12,8,1,13,11,2,3,5,4,6,1,1,1,2,2,6.,用与非门组成其它门电路,用二输入端四与非门,74LS00,组成同或门,（,1,）写出同或门表达式转化为与非门逻辑表达式,（,2,）画出逻辑电路图将与非门转化成同或门的逻辑电路图,（,3,）自拟实验步骤，将测试结果填入表,1.4,中,表,1.4,输入,A B,输出,Y,0,0,0,1,0,0,1,1,6.,回答问题,怎样判断门逻辑功能是否正常？,与非门一个接连续脉冲，其余状态什么时候允许脉冲通过？什么时候禁止脉冲通过？,异或门又叫可控反相门，为什么？,17,实验二 组合逻辑电路的设计,及功能测试,预习要求：,组合逻辑电路的分析方法,用与非门和异或门构成的半加器、全加器的工作原理,二进制的运算,熟悉组合逻辑电路的分析方法,18,1.,组合逻辑电路功能测试,用两片,74LS00,芯片组成如图电路，为便于接,线与检查，已经给出芯片的编号与引脚。,（,1,）,A,、,B,、,C,接,S0-S9,逻辑电平中任意三个。,（,2,）改变输入端,A,、,B,和,C,的逻辑状态，测试输出,Y,1,和,Y,2,的值，完成表,2.1,。,（,3,）写出输出端,Y,1,和,Y,2,的逻辑表达式。,19,&,&,Y,&,A,3,1,10,9,8,2,2,1,3,1,2,1,B,C,&,Y1,4,6,1,&,Y2,10,9,8,2,&,Y,5,4,6,2,&,12,13,11,1,5,图,2.1,20,输入,输出,A,B,C,Y,1,Y,2,0,0,0,0,0,1,0,1,1,1,1,1,1,1,0,1,0,0,1,0,1,0,1,0,表,2.1,21,2,、测试用异或门（,74LS86,）和与非门组成的半加器的逻辑功能,图,2.2,根据半加器的逻辑表达式可知：半加器,Y,是,A,、,B,的异或，而进,位,Z,是,A,、,B,相与，故半加器可用一个集成异或门和两个与非门组,成如图,2.2,。在学习机上用异或门和与门接成以上电路。,A,、,B,接,电平开关,S,，,Y,、,Z,接电平显示，按表,2.2,要求改变,A,、,B,状态，填,表。,输入,A,0,1,0,1,B,0,0,1,1,输出,Y,Z,表,2.2,22,&,A,3,1,10,2,2,1,3,=1,2,B,&,C,5,4,6,2,S,&,&,&,Ai,1,1,1,Bi,Ci-1,&,2,&,X3,2,&,2,&,1,图,2.3,&,Si,2,&,Ci,3,X1,X2,AiBi,AiBi Ai,AiBi Bi,AiBi+,AiBi,AiBi+,AiBi,Ci-1,&,&,&,Ai,1,1,1,Bi,Ci-1,&,2,&,X3,2,&,2,&,1,图,2.3,&,Si,2,&,Ci,3,X1,X2,3,、测试全加器的逻辑功能,A,B,C,i-1,C,i,S,i,0,0,0,0,1,0,1,0,0,1,1,0,0,0,1,0,1,1,1,0,1,1,1,1,写出图,2.3,电路的,逻辑表达式,2.,填写表,2.3,表,2.3,25,设计四人表决电路,多数赞成决议通过，反之决议未通过，表决结果用二极管电平指示灯显示,若用,A,、,B,、,C,、,D,表示表决的四人，用,Y,表示表决的结果，写出四人表决电路的逻辑表达式,画出逻辑电路图。,在实验箱上按设计的电路图进行接线,自拟步骤，测试结果填到表格中。,26,27,四人表决电路的卡诺图,课后习题,总结组合逻辑电路的分析方法和设计方法。,28,实验三 译码器和数据选择器,29,实验目的,熟悉译码器的逻辑功能。,掌握数据选择器的逻辑功能,掌握集成译码器和数据选择器的应用,30,74LS139,译码器芯片引脚图,31,74LS153,数据选择器芯片引脚图,将,74LS139,译码器按图,2.4,接线，按表,3.1,输入电平分别置位，填输出状态表。,1,、译码器功能测试,表,3.1,输入,输出,使能,选择,G,B,A,Y,1,Y,2,Y,3,Y,4,H,X,X,L,L,L,L,L,H,L,H,L,L,H,H,图,2.4,32,2,、译码器应用,将双,2-4,线译码器转换为,3-8,线译码器,画出转换电路图。,在学习机上接线并验证设计是否正确。,设计并填写该,3-8,译码器功能表，画出输入、输出波形。,33,3,、数据选择器的测试,将双,4,选,1,数据选择器,74LS153,参照图,3.3,接线，测试其功能并填写功能表,将学习机脉冲信号源中固定脉冲,4,个不同频率号接到数据选择器,4,个输入端，,选择端置位，使输出端可分别观察到,4,种不同频率脉冲信号，分析上述实验结果并总结数据选择器作用,选择端,数据输出端,输出控制,输出,B A,C,0,C,1,C,2,C,3,G,X X,X,X X X,H,L L,L,X X X,L,L L,H,X X X,L,L H,X,L X X,L,L H,X,X H X,L,H L,X,X L X,L,H L,X,X H X,L,H H,X,X X L,L,H H,X,X X H,L,35,4.,数据选择器的应用,将实验箱上的四个固定连续脉冲按图,3.4,接到数据选择器的四个输入端,C0,、,C1,、,C2,和,C3,，输出控制端,G,以及选择输入端,B,、,A,的不同逻辑状态下，分别观察输出端的波形，将测试结果填入表,3.4,中。,分析输出端,4,种不同频率脉冲信号波形与选择输入端,B,、,A,的关系，并总结数据选择器作用。,输出控制,选择端,数据输出端,输出,G,B A,C,0,C,1,C,2,C,3,H,X X,25 50 100 200,L,L L,25 50 100 200,L,L L,25 50 100 200,L,L H,25 50 100 200,L,H H,2,5 50 100 200,表,3.4,课后习题,总结译码器和数据选择器的使用体会,实验四 触发器,R-S,，,D,，,J-K,39,实验目的,熟悉并掌握基本,RS,触发器的构成，,工作原理和功能测试方法，熟悉并理解,不定的含义。,2.,熟悉并掌握,D-FF,和,JKFF,的逻辑功能和功能测试方法。,3.,学会正确使用触发器的集成芯片。,1,、基本,R-S FF,功能测试,两个,TTL,与非门首尾相接构成 的基本,R-SFF,的电路如图,3.1,所示,试按下面的顺序在 端加信号：,图,4.1,基本,R-SFF,电路,40,Q,G,1,R,d,&,&,S,d,Q,G,2,1,S,d,，,R,d,2,3,4,5,6,基本,R-S,触发器测试,1.,观察并记录,FF,的， 、 端的状态，将结果填入下表,4.1,中，并说明在上述各种输入状态下，,FF,执行的是什么功能？,逻辑功能,0,1,1,1,1,0,1,1,5.,当 、 都接低电平时，观察 ， 端的状态，当、 同时由低电,平跳为高电平时，注意观察，端的状态，重复,3-5,次看，端,的状态是否相同，以正确理解“不定”状态的含义。,表,4.1,41,42,（,2,）,S,d,端接低电平，,R,d,端加脉冲。,（,3,）,S,d,端接高电平，,R,d,端加脉冲。,（,4,）,连接,S,d,、,R,d,，并加脉冲。,记录并观察,(2)(3)(4),三种情况下,Q,，,Q,端状态。从中总结出基本,R-SFF,的,Q,或,Q,端的状态改变和输入端,S,d,、,R,d,的关系。,例子,43,R,D,S,D,Q,Q,0,0,0,1,1,0,0,0,1,1,1,1,1,0,1,1,0,1,0,0,2,、维持,-,阻塞型,D,触发器功能测试,图,4.2 D FF,逻辑符号,44,74LS74,双,D,触发器（正沿触发）,R,d,CP,D,S,d,Q,Q,GND,Vcc,1,3,6,2,14,7,4,5,维持,-,阻塞型,D,触发器功能测试的实验步骤,(1),分别在,S,d,、,R,d,端加低电,平，观察并记录,Q,，,Q,端的,状态。,(2),令,S,d,、,R,d,端为高电平，,D,端分别接高，低电平，用点,动脉冲作为,CP,，观察并记录,当,CP,为,0,、,1,、时,Q,端的,状态变化。,(3),当,S,d,=R,d,=1,、,CP=0,（或,CP=1,），改变,D,端信号，观,察,Q,端的状态是否变化？,整理上述实验数据，将结果,填入表,3.2,中。,CP,D,0 1,x,x,0,1,1 0,x,x,0,1,1 1,0,0,1,1 1,1,0,1,表,4.2,45,令,S,d,=R,d,=1,，将,D,和端相连，,CP,加连续脉冲，用双踪示波器观察并记录,Q,相对与,CP,的波形。,46,47,3,、负边沿,J-K,触发器功能测试,74LS112,双,J-K,触发器（负沿触发）,双,J-K,负边沿触发器,74LS112,的逻辑符号如,4.3,所示。,自拟实验步骤，测试其功能，并将结果,填入表,3.3,中。若令,J=K=1,时，,CP,端加连脉冲，用双踪示波器观察,Q-CP,端,波形，和,DFF,的,D,和端相连接时观察到的,Q,端的波形比较，有和异同点？,CP J K,0 1,X X X X,1 0,X X X X,1 1, 0,X,0,1 1,1 X 0,1 1,X 0 1,1 1,X 1 1,图,4.3,表,3.3,48,R,d,CP,J,S,d,Q,Q,GND,Vcc,15,6,3,16,8,4,5,K,2,1,4.,触发器功能转换,（,1,）将,D,触发器和,J-K,触发器转换成,T,触发器，列出表达式，画出实验电路图。,（,2,）接入连续脉冲，观察各触发器,CP,及,Q,端波形，比较两者关系。,（,3,）自拟实验数据并填写之。,49,6,、触发器功能转换,将,D,触发器和,J-K,触发器转换成触发器，列出表达式，画出实验电路图。,接入连续脉冲，观察各触发器,CP,及,Q,端波形，比较两者关系。,自拟实验数据并填写之。,50,实验五 时序电路测试及研究,51,实验芯片：,74LS00,二输入端四与非门,74LS10,三输入端三与非门,74LS194 4,位双向移位存储器,74LS175,四,D,触发器,52,VCC,Q,D,Q,D,4D,Q,C,3D,Q,C,CP,R,Q,A,Q,A,1D,2D,Q,B,Q,B,GND,74LS175,四,D,触发器,53,1D,C1,2D,C2,3D,C3,CP,4D,C4,“,1,”,74LS175,R,R,R,R,A,B,C,D,接,LED,电平指示灯,1,、自循环移位寄存器,环行计数器,断开,1D,和,Q,D,，将,A,、,B,、,C,、,D,置为,1000,，用单脉,冲计数，用状态转换图表示各触发器状态。,断开,1D,和,Q,D,，将,A,、,B,、,C,、,D,置为,1100,，用单脉,冲计数，用状态转换图表示各触发器状态。,54,1D,C1,2D,C2,3D,C3,CP,4D,C4,“,1,”,74LS175,R,R,R,R,A,B,C,D,接,LED,电平指示灯,&,&,55,74LS10,三输入端三与非门,56,2,、测试,40194,的逻辑功能,57,74LS194,（,CD40194,）的引脚图,2,15,3,4,5,6,7,8,14,13,12,11,10,9,58,CD40194,芯片功能表,59,清除,模式,时钟,串行,输入,输出,功能总结,CR,S1,S0,CP,SL,SR,D,0,D,1,D,2,D,3,0,X,X,X,X,X X X X,1,1,1,X,X,a b c d,1,0,1,X,0,X X X X,1,0,1,X,1,X X X X,1,0,1,X,0,X X X X,1,0,1,X,0,X X X X,1,1,0,1,X,X X X X,1,1,0,1,X,X X X X,1,1,0,1,X,X X X X,1,1,0,1,X,X X X X,1,0,0,X,X,X X X X,表,5.1,寄存器功能表,3,、用,CD40194,实现环形计数器,自拟实验电路，用并行送数法输入二进制代码（,0100,），然后实现右移循环，观察寄存器输出状态的变换，填表,5.2,60,CP,Q,0,Q,1,Q,2,Q,3,0,0,1,0,0,1,2,3,4,5,4,、实现数据的串行、并行转换,串行输入，并行输出,61,课后问题,总结时序电路的特点,62,实验六 集成计数器,实验芯片,74LS00,二输入端四与非门,1,片,74LS90,二,-,五,-,十混合进制计数器,2,片,实验内容,90,芯片的功能测试,任意进制计数器,(1),复位法,(2),置位法,(3)45,进制计数,63,64,74LS00,四,2,输入与非门,65,74LS90(,二,五,十进制异步计数器,),9(1),9(2),0(2),0(1),66,模二,模五,A(CP,1,),B(CP,2,),74LS90(,二,五,十进制异步计数器,),R,0(1),R,0(2),S,9(1),S,9(2),直接置,9,直接置零,67,67,二进制计数：,CP,1,输入,Q,A,输出,五进制计数：,CP,2,输入,Q,D,Q,C,Q,B,输出,模二,模五,A(CP,1,),B(CP,2,),74LS90(,二,五,十进制异步计数器,),R,0(1),R,0(2),S,9(1),S,9(2),68,（,A,）十进制计数,R,0(1),R,0(2),S,9(1),S,9(2),B,A,单脉冲,计数,C,计数,输出,Q,D,Q,C,Q,B,Q,A,0,0,0,0,0,1,2,3,4,5,6,7,8,9,表,6.3,十,进,制,70,（,B,）二,-,五混合进制计数,R,0(1),R,0(2),S,9(1),S,9(2),B,A,单脉冲,计数,C,计数,输出,Q,A,Q,D,Q,C,Q,B,0,0,0,0,0,1,2,3,4,5,6,7,8,9,表,6.2,二,五,进,制,72,七进制计数,-,复位法,(,置零法,),R,0(1),R,0(2),S,9(1),S,9(2),B,单脉冲计数,C,&,A,74LS90,&,1,2,5,4,3,6,73,七进制计数,-,置位法,(,置数法,),R,0(1),R,0(2),S,9(1),S,9(2),B,单脉冲计数,C,A,74LS90,画出七进制的有效状态状态转换图注意进位！,75,R,0(1),R,0(2),S,9(1),S,9(2),B,A,R,0(1),R,0(2),S,9(1),S,9(2),B,A,CP,C,74LS90(1),74LS90(2),&,&,单脉冲,计数,45,进制计数器,1,2,3,4,5,6,课后习题,整理实验数据,(45,进制的写前四个状态和后四个状态,),总结计数器的使用特点,76,实验七,555,定时器,实验仪器,实验箱，数字万用表，双踪示波器，实验箱,附件,实验芯片,NE,556,双定时器,1,片,电阻、电容,77,实验内容,555,时基电路基本功能测试,555,定时器构成多谐振荡器,555,定时器构成单稳态触发器,78,79,NE556,14,6,7,8,9,10,11,12,13,1,4,3,5,2,VCC,TR,2,OUT,2,R,2,VC,2,TH,2,DIS2,TR,1,GND,DIS1,R,1,VC,1,OUT1,TH1,Q,Q,+,+,-,-,A,1,A,2,T,5K,&,&,R,Vcc,TH,VC,5K,5K,TR,DIS,GND,OUT,NPN,TH,高电平触发端,TR,低电平触发端,R,复位端,VC,电压控制端,DIS,放电端,OUT,输出端,VCC,电源,GND,地,分压器,比较器,RS,触发器,输出,缓冲,晶体管,开关,1,81,0,U,OL,饱和,2,V,CC,/3,1,1,1,U,OL,V,CC,/3,饱和,V,CC,/3,不变,不变,2,V,CC,/3,2/3V,CC,1/3V,CC,1,0,导通,1/3V,CC,1,原状态,原状态,2/3V,CC, 2/3Vcc, 1/3Vcc,H,L,导通, 1/3Vcc,H,原状态,原状态, 2/3Vcc, 1/3Vcc,H,H,关断,表,7.1,91,按图,7.3,接线，可调,电压取自电位器分,压器。按表,8.1,逻辑,测试其功能并记录。,图,7.3,测试接线图,92,2,、,555,时基电路构成的多谐振荡器,电路如图,7.4,所示,按图接线。图中元件参数如下：,R,1,=15 K R,2,=5,K,C,1,=0.033F C,2,=0.1F,用示波器观察并测量,OUT,端波,形的频率。和理论估算值比较，,算出频率的相对误差值。若将电,阻值改为,R1=15 K,、,R2=10K,。,电容,C,不变，上述的数据有何变化？,图,7.4,多谐振荡器,93,根据上述的实验原理，充电回路的支路是,R,1,R,2,C,1,，放电回路的支路是,R,2,C,1,，将电路略加修改，增加一个电位器,R,w,和两个引导二极管，构成图,8.5,所示的占空比可调的多谐振荡器。,其占空比,q,为 改变,R,w,的位置，可调节,q,值。,合理选择元件参数（电位器选用,22 K,），使电路的占空比,q=0.2,，调试正脉冲宽度为,0.2ms.,调试电路，测出所用元件的数值，估算电路的误差。,图,7.5,占空比可调的多谐振荡器,94,3,、,555,构成的单稳态触发器,实验如图,7.5,所示。,按图,7.5,接线，图中,R=10K,，,=0.01F,，是频率约为,10KHZ,左右的方波时，用双踪示波器观察,OUT,端相对于,V,i,的波形，并测出输出脉冲的宽度,T,w,。,调节,V,i,的频率，分析并记录观察的 图,7.5,单稳态触发器电路,OUT,端波形的变化。,若想使,T,w,=10s,，怎样调整电路？测出此时有关的参数值。,图,7.5,单稳态触发器电路,95,4,、施密特触发器,对照图,7.6,接线，其中,555,的,2,脚,和,6,脚接在一起，接至函数发,生器（或正弦波）的输出（幅,值调至,5V,），,V,i,和,V,o,端接双踪,示波器。,接线无误后，接通电源，输入,三角波或正弦波，并调至一定,的频率，观察输入、输出波形,的形状。,调节,R,W,，使外加电压,V,M,变,化，观察示波器输出波形的变,化。,图,7.6,施密特触发器,96,1,、计数器芯片,74LS160/161,功能测试,74LS160,为同步十进制计数器，,74LS161,为同步十六进制计数器，带直接清除端的同步可予置数的计数器,74LS160/161,的逻辑符号如图,6.1,所示,： 置数端,： 清零端,：工作方式端,： 进位信号,数据输入端,、,输出端,图,6.1 7460/161,的逻辑符号,97,完成芯片的接线，,测试,74LS160,或,74LS161,芯片的功,能，将结果填入下,表,6.1,中。,表,8.1,CP,芯片功能,0 X X X X,1 X X 0,1 1 1 1,1 0 1 1 X,1 X 0 1 X,74LS161,芯片接成图,6.2,所示电路。,按图接线，,CP,用电动脉冲输入，,接发光二极管显示。,测出芯片的计数长度，并画出其状,态转换图。,、,、,、,图,8.2,98,2,、计数器芯片,74LS160/161,的应用,两片,74LS160,芯片构成的同步六十进制计数电路如图,7.3,所示，按图接线。 用点动脉冲作为,CP,的输入，,74LS160,（,2,）、（,1,）的输出端 分别接学习机上七段,LED,数码管的输入端。观察在点动脉冲作用下， 、 显示的数字变化。,、,、,、,图,7.3,六十进制计数电路,99,实验报告内容,画出电子钟的设计方案,记录实验数据,100,课程结束,101,