存储器与处理器的连接课件

CPUCPU与存与存储器的器的连接接n n这是本章的重点内容这是本章的重点内容n nSRAM、EPROM与与CPU的连接的连接n n译码方法同样适合译码方法同样适合I/O端口端口n n存储芯片的数据线存储芯片的数据线存储芯片的数据线存储芯片的数据线n n 存储芯片的地址线存储芯片的地址线存储芯片的地址线存储芯片的地址线n n 存储芯片的片选端存储芯片的片选端存储芯片的片选端存储芯片的片选端n n 存储芯片的读写控制线存储芯片的读写控制线存储芯片的读写控制线存储芯片的读写控制线CPU与存与存储储器的器的连连接接这这是本章的重点内容存是本章的重点内容存储储芯片的数据芯片的数据线线1 1CPU与存储器的连接要通过三大总线实现与存储器的连接要通过三大总线实现。将将一一个个存存储储器器芯芯片片与与CPUCPU相相接接时时，除除了了片片选选信信号号需需要要高高位位地地址址译译码码之之外外，其其余余的的如如存存储储器器芯芯片片的的数数据据信信号号、读读写写控控制制信信号号及及地地址址信信号号都都直直接接接接到到系系统总线上。统总线上。但但是是一一个个存存储储器器系系统统往往往往需需要要由由多多个个芯芯片片组组合合得得到到系系统统所所需需的的存存储储空空间间。这这就就需需要要用用到到下下面面的的方方法：法：位扩展法位扩展法、字扩展法字扩展法、组合扩展法组合扩展法。CPU与存与存储储器的器的连连接要通接要通过过三大三大总线实现总线实现。将一个存将一个存储储器芯片与器芯片与2 2存存储系系统设计的的 步步骤1 1、确定芯片个数、确定芯片个数=目的系统容量目的系统容量/提供芯片规格提供芯片规格2 2、确定扩展方法（字、位、字位）、确定扩展方法（字、位、字位）3 3、芯片地址线、数据线、读写控制线的连接、芯片地址线、数据线、读写控制线的连接4 4、芯片片选的连接、芯片片选的连接存存储储系系统设计统设计的的 步步骤骤1、确定芯片个数、确定芯片个数=目的系目的系统统容量容量/提供芯片提供芯片3 3CPUCPU与存与存储器的器的连接接1.1.位扩展法位扩展法一、存储器芯片的扩展一、存储器芯片的扩展当当存存储储器器芯芯片片的的数数据据位位数数不不能能满满足足存存储储系系统统需需要要时时，可可将将多多个个存存储储器器芯芯片片的的地地址址线线并并连连起起来来（即即接接相相同同的的输输入入），用用它它们们的的数数据据线线扩扩展展各各个个存存储储单单元元的的数数据位。这种扩展方法称为据位。这种扩展方法称为位扩展法。位扩展法。64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/OD0D7用用64K1bit的芯片扩展实现的芯片扩展实现64K 8bit存储器存储器A0 A15R/WCSCPU与存与存储储器的器的连连接接1.位位扩扩展法一、存展法一、存储储器芯片的器芯片的扩扩展当存展当存储储CPUCPU与存与存储器的器的连接接1.1.位扩展法位扩展法例：把两片例：把两片62646264扩展成扩展成8K8K1616的存储器的存储器D7D0RDWR一、存储器芯片的扩展一、存储器芯片的扩展A12A0D15D8D15D0译码器译码器6264I/O0 I/O7A12 A0OE WECE1 CE28k 8I/O0 I/O7A12 A06264OE WECE1 CE28k 8CPU与存与存储储器的器的连连接接1.位位扩扩展法例：把两片展法例：把两片6264扩扩展成展成85 5CPUCPU与存与存储器的器的连接接2.2.字扩展法字扩展法字字扩扩展展法法将将低低位位地地址址线线接接到到所所有有芯芯片片，实实现现片片内内寻寻址址；将将高高位位地地址址线线通通过过译译码码或或变变换换后后输输出给各芯片的片选信号，实现片间寻址出给各芯片的片选信号，实现片间寻址当当存存储储器器芯芯片片的的存存储储单单元元数数量量不不能能满满足足存存储储系系统统需需要要时时，可可将将多多片片存存储储器器芯芯片片的的数数据据线线并并连连起起来来，用用它它们们的的地地址址线线扩扩展展存存储储单单元元的的数数量。这种扩展方法称为量。这种扩展方法称为字扩展法。字扩展法。例例：用用两两片片SRAM Intel6264（8K 8位位）存存储储器器芯芯片片组成一个组成一个16K 8 位的存储系统。位的存储系统。一、存储器芯片的扩展一、存储器芯片的扩展CPU与存与存储储器的器的连连接接2.字字扩扩展法字展法字扩扩展法将低位地址展法将低位地址线线接到所接到所6 6CPUCPU与存与存储器的器的连接接二、存储器芯片的扩展二、存储器芯片的扩展2.2.字扩展法字扩展法例：例：6264I/O0 I/O7A12 A0I/O0 I/O7A12 A06264OE WECS1 CS2RDWR8k 88k 8OE WECS1 CS2D7D0A12A0D7D0D7D0地址地址译码器译码器高高位位地地址址CPU与存与存储储器的器的连连接二、存接二、存储储器芯片的器芯片的扩扩展展2.字字扩扩展法例：展法例：67 7CPUCPU与存与存储器的器的连接接2 2.字字扩展法扩展法练习练习：用用1616K K8 8的的SRAMSRAM扩展成扩展成6464K K8 8的存储器的存储器系统系统一、存储器芯片的扩展一、存储器芯片的扩展CPU与存与存储储器的器的连连接接2.字字扩扩展法展法练习练习：用用16K8的的SR8 8字字扩展展 字字扩扩展展 9 9CPUCPU与存与存储器的器的连接接3.3.组合扩展法组合扩展法当当存存储储器器芯芯片片的的数数据据位位数数和和存存储储单单元元数数量量都都不不能能满满足足存存储储系系统统需需要要时时，可可先先进进行行字字扩扩展展，再再进进行行位位扩扩展展，也也可可把把顺顺序序反反过过来来。这这种种扩扩展展方方法法称称为为组组合扩展法。合扩展法。练练习习：用用16K 4位位的的存存储储器器芯芯片片组组成成一一个个64K 8位位的的存储系统。存储系统。二、存储器芯片的扩展二、存储器芯片的扩展CPU与存与存储储器的器的连连接接3.组组合合扩扩展法当存展法当存储储器芯片的数据位数和器芯片的数据位数和1010字和位同字和位同时扩展展 D7D4D3D016K4bit16K4bit16K4bit16K4bit16K4bit16K4bit16K4bit16K4bit译码器A14A15A13A0字和位同字和位同时扩时扩展展 A13A01111扩展方法的展方法的总结位扩展：位扩展：各芯片的地址线、片选信号连接相同，各芯片的地址线、片选信号连接相同，各芯片的数据线接不同的系统数据线各芯片的数据线接不同的系统数据线字扩展：字扩展：各芯片的地址线、数据线连接相同，片各芯片的地址线、数据线连接相同，片 选信号不同（由高位地址线经过译码得到，使得选信号不同（由高位地址线经过译码得到，使得同一时刻只选中一个芯片）同一时刻只选中一个芯片）。字位扩展：字位扩展：先进行位扩展，再把位扩展后得到的先进行位扩展，再把位扩展后得到的 芯片组进行字扩展芯片组进行字扩展扩扩展方法的展方法的总结总结位位扩扩展：各芯片的地址展：各芯片的地址线线、片、片选选信号信号连连接相同，各芯接相同，各芯1212CPUCPU与存与存储器的器的连接接二二、存存储储器器的的地地址址选选择择（字字扩扩展展时时高高位位地地址址线线的的连接）连接）CPUCPU与与存存储储器器连连接接时时，将将CPUCPU的的低低位位地地址址线线连连到到存存储储器器所所有有芯芯片片的的地地址址线线上上，实实现现片片内内寻寻址址；将将高高位位地地址址线线经经过过译码输出给存储器芯片的片选引脚译码输出给存储器芯片的片选引脚，实现片间寻址。，实现片间寻址。存储器的存储器的地址译码地址译码方式有方式有线性选择、全译码、部分译码线性选择、全译码、部分译码 对于组合得到的存储器系统，必须给每个芯片分配对于组合得到的存储器系统，必须给每个芯片分配地址，也就是要保证存储器芯片在整个内存中占据的地址，也就是要保证存储器芯片在整个内存中占据的地址范围地址范围能够满足用户的要求。能够满足用户的要求。这就需要掌握这就需要掌握存储器地址译码存储器地址译码的方法（字扩展）的方法（字扩展）CPU与存与存储储器的器的连连接二、存接二、存储储器的地址器的地址选择选择（字（字扩扩展展时时高位地址高位地址线线1313二、存储器的地址选择二、存储器的地址选择1.1.线性地址译码方式线性地址译码方式 如如果果在在一一个个微微机机系系统统中中，所所要要求求的的存存储储器器容容量量较较小小，而而且且以以后后也也不不会会扩扩充充系系统统的的存存储储容容量量，可可直直接接将将芯芯片片使使用用的的地地址址线线以以外外的的一一位位或或两两位位高高位位地地址址线线作作为为片选信号，这种方法称为片选信号，这种方法称为线性线性地址译码方式地址译码方式 。例例：用用两两片片SRAMSRAM Intel6264Intel6264（8K8K 8 8位位）存存储储器器芯芯片片组组成成一一个个1616K K 8 8 位位的的存存储储系系统统。可可以以用用A13A13与与芯芯片片的的片选信号连接。片选信号连接。二、存二、存储储器的地址器的地址选择选择1.线线性地址性地址译码译码方式方式 如果在一个微机系如果在一个微机系1414线性选择方式的缺点1、出、出现地址重叠地址重叠。例子中假。例子中假设CPU地址地址线为16根，根，则每个芯片有每个芯片有4组地址。如地址。如为20根地根地址址线，则重叠更多重叠更多2、地址不地址不连续。如果用。如果用A14或或A15连接芯片接芯片的片的片选则两个芯片的地址空两个芯片的地址空间不不连续3、不方便、不方便扩充。想要增加系充。想要增加系统容量容量时必必须重重新新连接地址接地址线。线线性性选择选择方式的缺点方式的缺点1、出、出现现地址重叠。例子中假地址重叠。例子中假设设CPU地址地址线为线为1515CPUCPU与存与存储器的器的连接接2.2.全地址译码方式全地址译码方式 所所谓谓全全地地址址译译码码，就就是是构构成成存存储储器器时时要要使使用用全全部部地地址址总总线线信信号号，即即CPU CPU 的的低低位位地地址址信信号号接接存存储储芯芯片片的的地地址址输输入入线线，余余下下的的所所有有高高位位地地址址信信号号用用来来作作为为译译码码器器的的输输入入，从从而而使使得得存存储储器器芯芯片片上上的的每每一一个个单单元元在在整整个内存空间中具有唯一的一个地址。个内存空间中具有唯一的一个地址。例例：一一个个微微机机系系统统20根根地地址址线线，RAM容容量量为为32K字字节节，采采用用8K 8位位的的RAM芯芯片片，安安排排在在内内存存空空间间的的最最低低位位置置，则则A12A0作作为为片片内内寻寻址址，A19A13译译码码后后作作为为芯芯片片寻址寻址二、存储器的地址选择二、存储器的地址选择CPU与存与存储储器的器的连连接接2.全地址全地址译码译码方式方式 所所谓谓全地址全地址译码译码，就，就1616A12 A0A12 A0A12 A0A12 A0A0 A12CSCSCSCSWEWEWEWED7D0D7D0D7D0D7D0 D7 D0CPUA19 A13M/IOWRDBAB2 2.全全地址地址译码方式方式OEOEOEOERD00000H01FFFH02000H03FFFH04000H05FFFH06000H07FFFH译译码码器器0 1234127A12 A0A12 A0A12 A0A12 1717思考：全全译码方式有地址重叠、地址不方式有地址重叠、地址不连续的情况的情况吗？1 1、地址是唯一的，没有重叠、地址是唯一的，没有重叠2 2、地址是连续的，便于扩充。、地址是连续的，便于扩充。全译码的缺点：译码电路复杂，特别是高位地址线较多全译码的缺点：译码电路复杂，特别是高位地址线较多的时候。的时候。思考：全思考：全译码译码方式有地址重叠、地址不方式有地址重叠、地址不连续连续的情况的情况吗吗？1、地址是唯、地址是唯1818CPUCPU与存与存储器的器的连接接3.3.部分地址译码方式部分地址译码方式 存存储储器器系系统统容容量量的的需需求求并并不不总总是是达达到到最最大大容容量量，为为了了减减少少译译码码电电路路的的复复杂杂性性并并留留有有一一定定的的可可扩扩展展空空间间，常常采采用用将将芯芯片片使使用用以以外外的的部部分分高高地地址址进进行行译译码码，产产生生片选信号的方法。片选信号的方法。三、存储器的地址选择三、存储器的地址选择这这种种方方法法通通常常使使用用74LS138 三三八八译译码码器器芯芯片片。该芯片管脚图、输出真值表见下页图。该芯片管脚图、输出真值表见下页图。CPU与存与存储储器的器的连连接接3.部分地址部分地址译码译码方式方式 存存储储器系器系统统容量的容量的1919G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7VccGND7474LS138 三三八八译码器芯片器芯片Y0=0其余为其余为1Y1=0其余为其余为1.0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 11 0 0输出输出 C B AG1 G2A G2B74LS13874LS138G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7Vcc用用74LS 138进行部分行部分译码举例例例例：用用2K*8的的RAM芯芯片片设设计计一一个个8K*8的的存存储储器器系系统，用统，用74LS138进行地址译码。进行地址译码。G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7A12A11A13A14M/IOA15 1#1#芯片片选芯片片选 2#2#芯片片选芯片片选 3#3#芯片片选芯片片选 4#4#芯片片选芯片片选用用74LS 138进进行部分行部分译码举译码举例例：例例：用用2K*8的的RAM芯芯2121结论：74LS138 输入确定后，每个入确定后，每个输出引脚出引脚所所连接芯片的地址空接芯片的地址空间也就确定了，比如：也就确定了，比如：74LS138G1G2AG2BCBAY0Y1Y2Y3Y4Y5Y6Y7000007FFH08000FFFH100017FFH18001FFFH200027FFH28000FFFH300037FFH38003FFFHA12A11A13A14M/IOA15结论结论：74LS138 输输入确定后，每个入确定后，每个输输出引脚所出引脚所连连接芯片的地接芯片的地2222在存在存储器器扩展展时，74LS138 的的连接接输出：出：138的的输出接到芯片的片出接到芯片的片选上上输入：入：1）ABC的的连接：依次把高位地址接：依次把高位地址线的最低三的最低三位地址位地址连接到接到ABC上。比如，芯片地址上。比如，芯片地址线用用了了12A0，则A-A13，B-A14，C-A152）三个控制端的）三个控制端的连接：把接：把M/IO和剩下的地址和剩下的地址线进行行逻辑门电路运算后分路运算后分别送送给三个控三个控制端。制端。在存在存储储器器扩扩展展时时，74LS138 的的连连接接输输出：出：138的的输输出接到出接到2323部分部分译码方式的方式的优缺点缺点部分部分译码方式的方式的译码简单，但地址，但地址扩展展能力有限，并且能力有限，并且可能出可能出现地址重叠（如地址重叠（如果有一些地址果有一些地址线没有用到）没有用到）。使用不同。使用不同信号信号连接片接片选信号信号时，芯片的地址空，芯片的地址空间也不同。也不同。这种方式常常用在种方式常常用在较小的微型小的微型计算机系算机系统中。中。部分部分译码译码方式的方式的优优缺点缺点部分部分译码译码方式的方式的译码简单译码简单，但地址，但地址扩扩展能展能2424三种地址三种地址译码方式的方式的总结1.CPU与存与存储器芯片器芯片连接接时，低位地址，低位地址线连到所有芯片的地址到所有芯片的地址线上，上，实现片内片内寻址；址；高位地址高位地址线经过线选法或法或译码器器译码输出出到芯片的片到芯片的片选，实现片片间寻址。址。2.2.连接接时注意地址是否重叠、地址是否注意地址是否重叠、地址是否连续3.3.要学会按照要求要学会按照要求设置芯片的地址空置芯片的地址空间。三种地址三种地址译码译码方式的方式的总结总结CPU与存与存储储器芯片器芯片连连接接时时，低位地址，低位地址线连线连2525