资源描述
第六章第六章 同步时序同步时序 逻逻辑电路辑电路 学习要求：学习要求：学习要求：学习要求：了解时序电路的根本结构、分类和常用的了解时序电路的根本结构、分类和常用的了解时序电路的根本结构、分类和常用的了解时序电路的根本结构、分类和常用的描述方法；描述方法；描述方法；描述方法；熟练掌握同步时序电路分析和设计的根熟练掌握同步时序电路分析和设计的根熟练掌握同步时序电路分析和设计的根熟练掌握同步时序电路分析和设计的根本方法；本方法；本方法；本方法；熟悉状态图的建立，状态简化和状态分熟悉状态图的建立，状态简化和状态分熟悉状态图的建立，状态简化和状态分熟悉状态图的建立，状态简化和状态分配的各个重要环节。配的各个重要环节。配的各个重要环节。配的各个重要环节。6.1 时序逻辑电路的特点和描述方法时序逻辑电路的特点和描述方法时序电路：时序电路：时序电路：时序电路：一个电路在任何时刻的稳定输出不仅与该时刻电路的输入信号有关，而且与该电路过去的输入有关，这样的电路称为时序电路。时序电路由组合电路和存储(记忆)器件及反响回路三局部组成，见以下图.x1z1组合电路存储器件xnzmyry1Y1Ylx1.xn：时序电路的输入或外部输入；时序电路的输入或外部输入；z1.zm：时序电路的输出或外部输出；时序电路的输出或外部输出；y1.yr：时序电路的状态或内部输入；时序电路的状态或内部输入；Y1.Yl：时序电路的鼓励或内部输出；：时序电路的鼓励或内部输出；状态状态：过去的输入已不存在，但可以通过存储器件把它们记录下来，称之为状态。记录下来的信息可能和过去的输入完全一样，也可能是经过了组合电路加工处理后的结果。我们把某一时刻之前的状态称为现态，把这一时刻之后的状态称为次态，现态和次态是一个相对的概念，分别用y(n)(或y)和y(n+1)表示。时序电路的逻辑函数由以下方程组成：时序电路的逻辑函数由以下方程组成：Zi=fi(x1,，xn;y1,，yr),i=1,mYj=gj(x1,，xn;y1,，yr),j=1,l两种时序电路类型见以下图：(a)同步时序电路x1z1组合电路存储器件或延时器件xnzmyry1Y1Yl(b)异步时序电路x1z1组合电路存储器件xnzmyry1Y1Yl时钟时序电路输入信号的波形图：时钟脉冲(CP)同步脉冲01111100异步脉冲11111000同步电平01111100异步电平10000111状态表和状态图状态表和状态图状态表与状态图是用来表示同步时序电路的输入、输出、现态、次态之间转移关系的两种常用工具。Mealy 型状态表和状态图型状态表和状态图如果同步时序电路的输出是输入和现态的函数，即Zi=fi(x1,，xn;y1,，yr),i=1,m，那么称该电路为Mealy型电路。一、状态表一、状态表一、状态表一、状态表Mealy 型电路状态表现态次态/输出输入xyy(n+1)/Z该表说明：处在状态y的同步时序电路，当输入为x时，输出为z，且在时钟脉冲作用下，电路进入次态y(n+1)。某Mealy 型电路状态表现 态次态/输出(y(n+1)/Z)x=0yA/0A/0B/0 x=1B/0C/0A/1ABC二、状态图二、状态图二、状态图二、状态图状态图是一种反映同步时序电路状态转移规律和输入、输出取值关系的有向图。yx/zy(n+1)Mealy型电路状态图某Mealy型电路状态图ACB0/01/00/00/01/01/1Moore 型状态表和状态图型状态表和状态图如果同步时序电路的输出仅是现态的函数,即Zi=fi(y1,yr),i=1,m,那么称电路为Moore型电路。它的电路结构图可表示为:x1组合电路xnyry1Y1Yl存储器件组合电路z1zm一、状态表一、状态表一、状态表一、状态表Moore 型电路状态表现 态次 态输入xyy(n+1)Z输 出该表说明：当电路处于状态y时，输出为z，假设输入为x，那么在时钟脉冲作用下，电路进入次态y(n+1)。某Moore 型电路状态表现 态次 态 y(n+1)x=0yCBBx=1ABC输 出ZBCA010二、状态图二、状态图二、状态图二、状态图Moore型电路状态图某Moore型电路状态图y/zxy(n+1)ZC/0A/0B/10101106.2 同步时序逻辑电路的分析同步时序逻辑电路的分析分分分分析析析析的的的的任任任任务务务务：对一个给定的时序逻辑电路，研究在一系列输入信号作用下，电路将会产生怎样的输出，进而说明该电路的逻辑功能。实际上是要求出电路的状态表、状态图或时间图，并作出功能评述。逻辑电路图输出函数和激励函数表达式 触发器次态方程触发器功能表状态表和状态图用时间图和文字描述电路逻辑功能列出状态转移真值表 电路次态方程组例：用表格法分析以下图所示的同步是序逻辑电路例：用表格法分析以下图所示的同步是序逻辑电路例：用表格法分析以下图所示的同步是序逻辑电路例：用表格法分析以下图所示的同步是序逻辑电路1K1J1CK2J2CY2Y1CP1X解：解：解：解：第一步：写出输出函数和鼓励函数表达式。第一步：写出输出函数和鼓励函数表达式。第一步：写出输出函数和鼓励函数表达式。第一步：写出输出函数和鼓励函数表达式。J1=K1=1 J2=K2=x y1第二步第二步第二步第二步：列同状态转移真值表。现 态y2 y1 激 励 函 数J2K2J1K1次 态y2(n+1)y1(n+1)000011110 00 11 01 10 00 11 01 1010110100101101011111111111111110 11 01 10 01 10 00 11 0输 入x第三步：第三步：第三步：第三步：作出状态表和状态图。次 态 y2(n+1)y1(n+1)0 00 11 01 1现 态 y2 y1 x=0 x=10 11 01 10 01 10 00 11 00001101101100110 x第四步：第四步：第四步：第四步：用时间图和文字描述电路和逻辑功能。当x=0时,该电路进行加1计数,计数序列为:00011011当x=1时,该电路进行减1计数,计数序列为:00111001时间图的作法：时间图的作法：选定一个典型的输入序列；根据选定的典型输入序列，求出状态响应序列(和输出响应序列)输入序列为：x=11110000,初态：y2y1=00 CP:12345678 x:11110000 y2:01100011 y1:01010101y2(n+1):11000110 y1(n+1):10101010 画时间图:11110000y1y2x12345678CP例：试有代数法分析以下图所示的同步时序逻辑电路。例：试有代数法分析以下图所示的同步时序逻辑电路。例：试有代数法分析以下图所示的同步时序逻辑电路。例：试有代数法分析以下图所示的同步时序逻辑电路。1D1CD2Cy2CPx&y1z解：解：解：解：第一步：写出输出函数和鼓励函数表达式。第一步：写出输出函数和鼓励函数表达式。第一步：写出输出函数和鼓励函数表达式。第一步：写出输出函数和鼓励函数表达式。Z=x y2 y1D2=x+y2+y1=x y2 y1D1=x第二步：把鼓励函数表达式代入触发器的次第二步：把鼓励函数表达式代入触发器的次第二步：把鼓励函数表达式代入触发器的次第二步：把鼓励函数表达式代入触发器的次态方程，得到电路的次态方程组。态方程，得到电路的次态方程组。态方程，得到电路的次态方程组。态方程，得到电路的次态方程组。Q1(n+1)D1 xQ2(n+1)D2 x y2 y1第三步：第三步：第三步：第三步：根据次态方程组和输出函数表达式作出状态表和状态图。次态/输出(y2(n+1)y1(n+1)/Z)0 00 11 11 0现 态 y2 y1 x=0 x=100/010/000/000/001/001/001/001/1000110111/0 x/z0/00/00/01/01/10/01/0第四步第四步第四步第四步：作出时间图，并说明电路的逻辑功能。典型输入序列：x=01011101初态：y2 y1=00状态响应序列和输出响应序列为：CP:12345678 x:01011101 y2:00010001 y1:00101110y2(n+1):00100010 y1(n+1):01011101 Z:00010001CPxy2y1Z12346785时间图：时间图：时间图：时间图：功能说明：功能说明：该电路是一个101序列检测器。y1y0y2T0D1J2K2=11xZCP=1例：例：分析下面的同步时序逻辑电路。解：解：1列出鼓励函数与输出函数列出鼓励函数与输出函数 2写出电路的次态方程组。将鼓励函数表达式代入相应触发器的次态方程得：y2y1y0Zx=0 x=1000011110011001101010101001100110101010100000000001100110101010111111111011010013作出电路的状态表和状态图。11111000000/0001/1010/0011/0111/1110/0101/0100/100100111，该电路是一个3位串行输入的移位存放器。在时钟的作用下，x存放到该存放器的低位，存放器的内容从低位向高位左移一位，原来的最高位丢弃。输出Z完成了现态y2，y1，y0的连续异或运算，那么当1的个数为奇数时Z1，1的个数为偶数时Z0，完成了对当前的移位存放器内容进行奇偶校验的工作。
展开阅读全文