资源描述
集成电路版图设计集成电路版图设计集成电路器件工艺集成电路器件工艺IC有源元件MOS工艺和相关的VLSI工艺无源器件精品资料你怎么称呼老师？如果老师最后没有总结一节课的重点的难点，你是否会认为老师的教学方法需要改进？你所经历的课堂，是讲座式还是讨论式？教师的教鞭“不怕太阳晒，也不怕那风雨狂，只怕先生骂我笨，没有学问无颜见爹娘”“太阳当空照，花儿对我笑，小鸟说早早早”工艺的两个特性：速度和功耗工艺的两个特性：速度和功耗图4.1 几种IC工艺速度功耗区位图MOS工艺的分类认识MOSFETMOS工艺的特征尺寸(Feature Size)特征尺寸:最小线宽=最小栅长PMOS工艺1970年前，标准的MOS工艺是铝栅P沟道。铝栅PMOS工艺特点铝栅，栅长为20m。N型衬底，p沟道。氧化层厚1500。电源电压为-12V。速度低，最小门延迟约为80100ns。集成度低，只能制作寄存器等中规模集成电路。Al栅栅MOS工艺缺点工艺缺点制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。这好比彩色印刷中，各种颜色套印一样，不容易对齐。若对不齐，彩色图象就很难看。在MOS工艺中，不对齐的问题，不是图案难看的问题，也不仅仅是所构造的晶体管尺寸有误差、参数有误差的问题，而是可能引起沟道中断，无法形成沟道，无法做好晶体管的问题。Al栅栅MOS工艺的栅极位错问题工艺的栅极位错问题铝栅重叠设计铝栅重叠设计栅极做得长，同S、D重叠一部分铝栅重叠设计的缺点CGS、CGD都增大了。加长了栅极，增大了管子尺寸，集成度降低。克服Al栅MOS工艺缺点的根本方法将两次MASK步骤合为一次。让D，S和G三个区域一次成形。这种方法被称为自对准技术。自对准技术与标准硅工艺1970年，出现了硅栅工艺。多晶硅Polysilicon，原是绝缘体，经过重扩散，增加了载流子，可以变为导体，用作电极和电极引线。在硅栅工艺中，S，D，G是一次掩膜步骤形成的。先利用光阻胶保护，刻出栅极，再以多晶硅为掩膜，刻出S，D区域。那时的多晶硅还是绝缘体，或非良导体。经过扩散，杂质不仅进入硅中，形成了S和D，还进入多晶硅，使它成为导电的栅极和栅极引线。采用自对准技术的硅栅工艺采用自对准技术的硅栅工艺硅栅工艺的优点硅栅工艺的优点自对准的，它无需重叠设计，减小了电容，提高了速度。无需重叠设计，减小了栅极尺寸，漏、源极尺寸也可以减小，即减小了晶体管尺寸，提高了速度，增加了集成度。增加了电路的可靠性。NMOS工艺由于电子的迁移率e大于空穴的迁移率h，即有e2.5h,因而，N沟道FET的速度将比P沟道FET快2.5倍。那么，为什么MOS发展早期不用NMOS工艺做集成电路呢？问题是NMOS工艺遇到了难关。所以,直到1972年突破了那些难关以后,MOS工艺才进入了NMOS时代。了解NMOS工艺的意义目前CMOS工艺已在VLSI设计中占有压倒一切的优势.但了解NMOS工艺仍具有几方面的意义:CMOS工艺是在PMOS和NMOS工艺的基础上发展起来的.从NMOS工艺开始讨论对于学习CMOS工艺起到循序渐进的作用.NMOS电路技术和设计方法可以相当方便地移植到CMOS VLSI的设计.GaAs逻辑电路的形式和众多电路的设计方法与NMOS工艺基本相同增强型和耗尽性MOSFETFET（Field Effect Transisitor）按衬底材料区分有Si,GaAs,InP按场形成结构区分有J/MOS/MES按载流子类型区分有P/N按沟道形成方式区分有E/DE-/D-NMOS和E-PMOS的电路符号E-NMOS的结构示意图(增强型VD=0V,Vgs=Vsb=0V)D-NMOS的结构示意图(耗尽型VD=0V,Vgs=Vsb=0V)E-PMOS的结构示意图(增强型VD=0V,Vgs=Vsb=0V)E-NMOS工作原理（1）VgsVt，Vds=0VE-NMOS工作原理（2）VgsVt，VdsVt，VdsVgs-VtNMOS工艺流程CMOS工艺进入80年代以来，CMOS IC以其近乎零的静态功耗而显示出优于NMOS，而更适于制造VLSI电路，加上工艺技术的发展，致使CMOS技术成为当前VLSI电路中应用最广泛的技术。1Poly-,P阱CMOS工艺流程n型衬底CMOS的掩膜和典型工艺流程掩模确定对象工艺流程衬底准备:形成厚氧化层,涂感光胶(Photo resist)1p阱的区域厚氧化层刻蚀(eching),p阱扩散(diffusion),涂感光胶2薄氧化层(thinox)区域厚氧化层刻蚀,薄氧化层形成,沉淀多晶硅层,涂感光胶3多晶硅线条图形薄氧化层刻蚀4p扩散区利用p+mask 正片(positive)进行p扩散5n扩散区利用p+mask 负片(negative)进行n扩散,涂感光胶6接触孔窗口接触孔刻蚀,形成金属层,涂感光胶7金属层线条图形金属层刻蚀,钝化玻璃层形成,涂感光胶8焊盘窗口钝化玻璃层刻蚀
展开阅读全文