第9章控制单元的功能课件

第九章 控制单元的组成原理计计 算算 机机 组组 成成 原原 理理2006年8月28日9.1 控制单元模型 控制单元是CPU的一部分，计算机无论完成什么任务，都是在控制单元控制下完成的。CU向CPU外部发出控制信号，以命令CPU与存储器和I/O模块交换数据，控制单元也向CPU内部发送控制信号，以完成寄存器间数据传送，使ALU完成指定的功能以及其他内部操作。该模型表示了控制单元的输入和输出信号之间的关系。输入信号有：时序：CPU的所有工作都按一定的时间关系有序安排。指令寄存器控制单元（CU）系统总线图9-1 控制单元模型CPU的控制信号来自总线控制信号至总线控制信号标志时序指令寄存器：当前指令的操作码用于确定该指令应完成何种微操作。标志：控制单元要一些标志来决定CPU应发出哪些控制信号，例如，对“增量若为0跳步”指令来说，CU将根据零标志是否置位确定PC是否加1。来自系统总线的控制信号：系统的控制线部分向CU提供，如中断信号和存储器的操作完成信号等。输出信号有：CPU内的控制信号：包括用于寄存器之间传送数据和用于指定ALU的功能两类。到控制总线的控制信号：包括对存储器的控制信号和对I/O模块的控制信号。这里引入的控制信号即微操作控制信号，这些控制信号作为二进制输入量直接送到各个逻辑门上。例如取指令操作包括两步：第一步将程序计数器PC的内容传送到主存的地址寄存器MAR；第二步由存储器读一个字装入IR，并且PC增1。M D RPC M A RIRACCU时钟时钟ALUC1C2C5C9C0C10C3C7C4C6C12C11C8控制信号控制信号标志标志控制控制信号信号图图9-2 9-2 一个简单的数据通路一个简单的数据通路C C4 4 对于图9-2所示的数据通路结构，CU需发出下面的微操作控制信号来完成取指令工作。（1）打开PC各位与MAR各位之间的门C0。（2）一个开门信号以允许MAR的内容送到地址总线上C1。（3）一个存储器的读控制信号送到控制总线上-CR。（4）一个允许数据总线上的内容被存入MDR的开门信号C2。（5）对PC内容加1，并返存PC控制信号-C10。（6）打开MDR和IR之间门的控制信号C3。CU是CPU中的最主要的组成部分，后面将讨论CU的组成和设计。ADD X的控制取指nC0、C1、C2、C3、C4MDRPCIRACCALUCUMARflagclkC013、ALUopC2C1C3C4C5C12C7C6C8C11C9C10C0C13ALUopADD X的控制间址nC5、C1、C2、C3，得到EAMDRPCIRACCALUCUMARflagclkC013、ALUopC2C1C3C4C5C12C7C6C8C11C9C10C0C13ALUopADD X的控制执行n取数：C5、C1、C2n计算：C6、C7n写回：C8MDRPCIRACCALUCUMARflagclkC013、ALUopC2C1C3C4C5C12C7C6C8C11C9C10C0C13ALUop9.2 指令的执行过程为了讨论方便，本节以一台计算机为例。在机器结构的选择上，为了以尽量简法的方式帮助大家掌握计算机的基本工作原理，机器结构，时序安排，操作过程尽量简单、规整，使之容易掌握。9.2.1 计算机的总体结构图9-3为一简单计算机的总体结构，主要是数据通路结构。假设机器字长16位，采用单总线结构，CPU、主存和外设都挂在总线上。1部件设置1）CPU运算部件ALU-算/逻单元LT-暂存器LA-锁存器寄存的组织（16位）R0R7-可编程寄存器，SR-源操作数寄存器，Z、Y-暂存器（指令执行过程暂存数据），PC-程序计数器，MAR-存储器地址寄存器，MDR-存储器缓冲寄存器，IR-指令寄存器。控制单元（CU）输入有指令译码器和时序，输出为微操作控制信号，引向各个控制点。2）主存储器按字编址，字长16位，容量64KW。接收CU送来的RD/WR，存储器完成操作后为CPU回答MOC信号。3）总线总线由16位数据线，16位地址线和若干位控制线组成。不仅CPU与主存之间交换信息要通过总线，而且CPU内部信息传送也要通过总线完成。图中表示信息传送方向。基本构成：基本构成：控制器，运算器，控制器，运算器，寄存器，数据通路寄存器，数据通路寄存器的类型：寄存器的类型：指令寄存器指令寄存器(IR)(IR)程序计数器程序计数器(PC)(PC)数据寄存器数据寄存器(MDR)(MDR)地址寄存器地址寄存器(MAR)(MAR)状态寄存器状态寄存器(SR)(SR)通用寄存器（通用寄存器（RiRi）用户不可见暂存器（用户不可见暂存器（Z Z、Y Y）数据通路：数据通路：单总线结构单总线结构单总线单总线CPUCPU结构结构2各类信息的传送路径指令的执行基本上可以归为信息的传送即控制流（或指令流）和数据流二大信息流。（1）指令MMDRBUSIR（2）地址1）指令地址：PCBUSMAR2）数据地址：操作数地址与转移地址根据不同寻址方式的要求决定。如为寄存的间接寻址。则将指定寄存器的内容BUSMAR。3）数据寄存器寄存器：经总线直接传送寄存器存储器：RiBUSMDRM存储器寄存器：MMDRBUSRi3设置的微操作控制信号（微命令）图9-3上标出的控制信号，即为微操作控制信号，它实际控制数据通路中的数据流和指令流的流向。这些控制信号在本质上是控制数据通路的各个控制门的打开或关闭，ALU的实际操作功能、寄存器接收数据控制、主存的读或写命令等。这些微操作是有时序的，何时，有哪些，完全由指令功能决定（IR中的COP）。除此之外，还有CLEAR，LA，WAIT以及ALU的功能控制信号，设为16种。9.2.2 指令系统1指令格式指令系统采用定长指令格式，字长16位，格式如下：15 12 11 9 8 6 5 3 2 0 OPMSRSRDMD其中OP为操作码，4位，可定义16种操作，M为寻址方式，MS为源操作数寻址方式，MD为目的操作数寻址方式，RS为源操作数寄存器，RD为目的操作数寄存器。MS、RS配合可确定源操作数，MD、RD配合可确定目的操作数。2寻址方式其中自增型双间址是指寄存器的内容不是操作数的地址，而是操作数地址的地址，同时要修改寄存器的内容。变址寻址是以指令向下一单元的内容作为位移量与寄存器的内容相加作为操作数的地址。M100001000010011名称汇编符号含义寄存器寻址寄存器间址自增型寄存器间址自增型双间址变址寻址R(R)(R)+(R)+X(R)(R)为操作数有效地址E=(R)E=(R)且(R)+1RE=(R)且(R)+1RE=X+(R)表9-1 寻址方式3操作类型双操作数运算指令操作码名称 汇编符号 操作0001 加法 ADD0010 减法 SUB0011 逻辑乘 AND单操作数运算指令操作码名称 汇编符号操作0100 加1 INC0101 减1 DEC0110求补NEG 0111MR不用转移类指令：无条件转移：条件转移：1000MRDNZVC 无条件转移指令不受任何条件约束，直接把控制转移到所指定的目的地，从那进而开始执行程序。条件转移指令先测试某个条件，然后根据所测试的条件来决定是否转移。9.2.3 时序系统1机器周期机器设置四个机器周期，用四个触发作为标志。某一时刻内只能有其中一个触发器状态为1，指明CPU现在所处的执行指令阶段，为该阶段工作提供依据。1）取指周期FT。在FT中完成的操作与指令的操作码无关。是每条指令都必须经历的。2）取源操作数周期ST若从主存中读取源的操作数，则进入ST。在ST中将根据IR中的源地址字段形成源操作数地址，读取源操作数SR。3）取目的操作数周期DT若要从主存读取目操作数，则进入DT，读取目的操作数DR。4）执行周期ET所有指令都进入该周期，这是各类指令都要经历的最后一个工作阶段，在ET中将根据IR中的操作码执行相应的操作。CLKT0T1T2T3时钟周期时钟周期时钟周期时钟周期（节拍、状态）（节拍、状态）机器周期机器周期机器周期机器周期T0T1T2T3T0T1T2T32节拍一个机器周期包含若干个节拍，不同的指令在同一周期中的操作步骤是不同的，则所需的节拍数不同，最多的要四个节拍。本例采用四个节拍。3脉冲 为了简单起见，假定工作脉冲包含在节拍中，在时序中不考虑。9.2.4 指令操作流程每条指令都可分解为一串操作序列，将这些操作按操作周期归类合并，并以流程图的形式画出，就得到指令的操作流程图。反过来，有了操作流程图后，也能非常清晰的了解一条指令的执行过程。简单指令系统的指令操作流程图如图9-4所示。PCMARREADMMDRIRPC+1 PC(a)图9-4指令操作流程(取指令周期)取指周期：每条指令都要经历的周期是操作。取操作数周期：要取源操作数的指令进入此周期。其操作流程与源寻址方式有关。（1）寄存的寻址，RS中的内容为源操作数，将它送入源操作数寄存器SR；（2）寄存器间接寻址，以RS为地址访问主存一次，从存储器中取出源操作数送入源操作数寄存器SR；（3）自增型寄存器间址，除了完成上述间址操作外，还要修改RS的内容，经ALU增1再送回RS；（4）变扯寻址，先以PC现行值为地址从存储器单元取得位移量X，再与RS的内容相加，以相对结果为地址取出操作数送入源操作数寄存器SR。此外，PC+1，准备好下一条指令地址。在这个流程中因为要两次访问存储器，所以周期要延迟一次。通过指令流程，将能了解各种寻址方式的实现过程。取目的操作数周期：需要取目的操作数的指令进入此周期。取目的操作数与取源操作数相似，只是将其送入LA。执行周期：所有指令都要进入本周期，根据指令操作码决定进行什么操作。通过指令流程的分析可以看出，指令流程受机器结构、指令功能和寻址方式等因素约束，不能任意编造，它是指令在机器内部执行的过程的反映。9.2.5指令的微操作序列当机器加电时，硬件产生一个复位信号使计算机处于初始状态，并从固定程序入口开始执行。这是通过将固定程序的入口地址装入PC实现的，固定程序完成的任务随机器而有所不同。Reset信号将程序入口地址置入PC后，即从此地址开始执行该程序的指令序列，每执行一条指令，即准备好下条指令的地址并送入PC中。这样不断地取指令，分析指令和执行指令，直到一段程序执行完毕。因此，我们分析指令的微操作序列从要执行的指令地址(已在PC中)开始，且在时序与微操作信号的关系上，假定一个节拍中只能实现一次ALU操作，一个周期只允许访存一次。例9.1加法指令ADD R0，（R1）的微操作序列。FT：P0 PCBUS，BUSMAR，READ，CLEAR，LA，1C0，ADD，ALULT P1：LTBUS，BUSPC(PC+1)PC)，WAIT P2：MDRBUS，BUSIR P3：1ST（取源操作数周期触发器）ST：P0 R0BUS，BUSSR P1 空操作 P2 空操作 P3 1DT（取目的操作数周期触发器）DT：P0 R1BUS，BUSMAR，READ，WAIT P1 MDRBUS，BUSLA P2 空操作 P3 1ET（取执行周期触发器）ET：P0 SRBUS，ADD，ALULT P1 LTBUS，BUSMDR，WRITE，WAIT P2 空 P3 END 例9.2 减法指令SUB(R0)+,x(R1)的微操作序列。START：FT微操作序列同例9.1所示ST：P0 R0BUS，BUSMAR，READ，CLEAR LA，1C0，ADD，ALULT P1 LTBUS，BUSR0，WAIT P2 MORBUS，BUSSR P3 1DTDT：P0 PCBUS，BUSMAR，READ，CLEAR LA，1C0，ADD，ALULT P1 LTBUS，BUSR1，WAIT P2 MDRBUS，BUSLA P3 1DTDT:P0 R1BUS，ADD，ALULT P1 LTBUS，BUSMAR，READ，WAIT P2 MDRBUS，BUSLA P3 1ETET：P0 SRBUS，SUB，ALULT P1 LTBUS，BUSMDR，WRITE，WAIT P2 空操作 P3 END例9.3 转移指令JMP（R0）+的微操作序列START：FT 微操作序列同例9.1（P3 1ET）ET：P0 R0BUS，BUSPC，CLEAR LA，1C0，ADD，ALULT P1 LTBUS，BUSR0 P2 空操作 P3 END说明几点：（1）指令的微操作序列是机器所有指令的微操作在各个时序信号上的分配，它是指令流程的进一步具体化。安排微操作序列遵循二个规则：微操作序列的顺序必须是恰当的。例如，PCBUS，BUSMAR，必须先于MDRBUS，BUSIR，因为存储器读操作需使用MAR地址。不能引起数据通路上的信息发生冲突。例如在一个节拍内不能两次往总线上发送信息。（2）上述安排方式，目的在于说明由指令操作流程写出指令的微操作序列的方法，因此，不是最优方案。例如，对寄存器寻址方式，因为操作数已放在寄存器中，微操作序列十分简单，有的节拍轮空，出现空操作。在实际设计时应避免。不同类型指令所需的周期数可能不同，上述双操作数运算指令至少要经过四个周期，单操作指令至少要经过三个周期，转移指令经过两个周期。通常一条指令至少要经过取指和执行二个周期，取操作数周期是可变的。单操作数指令仅有一个地址，至少经过一个取操作数周期，双操作数指令至少需要经过两个取操作数周期。图9-5描述了周期状态的变化情况，称为CPU控制流程。执行周期结束后，一条指令执行完毕，此时要进入“END”框，END的含义是现行指令结束后，CPU要进行一串状态测试，测试的顺序如图9-5所示。由于DMA方式和中断方式分别用于处理高速和低速外设的请求，所以DMA的优先级高于中断请求。为此，在一条指令结束时，先判断有无DMA请求，若有，则插入DMAT（DMA周期）。（注意，实际的计算机大多在一个总线周期结束时就插入DMAT。这是为简化问题，限制在一条指令结束时才判别与响应DMA请求）。上面讨论的指令操作流程与相应的微操作序列的安排，主要取决于数据通路结构，所以对后面讨论的两种控制单元的设计有许多内容是相似的。其区别是在时序划分以及最后形成微操作控制信号的方式上。因此这部分内容是控制单元设计的核心内容。现在以取指周期为例说明1FT的条件。有二种进入取指周期的情况，可分别采用置入方式或同步接收方式，使取指周期触发器为1。FT触发器如图9.6所示。（1）初始化置入FT。包括加电初始化和复位初始化。当机器加电时，利用加电产生的Reset信号使有关部件进入正确的初始化状态，包括使FT为1，让CPU从取指周期开始正常的指令执行过程。复位初始化与此类似。（2）程序运行过程中，用同步接数方式实现周期转换。若要进入FT，则事先在周期触发器D端准备好条件1FT，然后用脉冲使FT触发器接收。根据图9-5的控制流程:1FT=ET(1DMAT.1IT)+IT+DMAT(1DMAT.1IT)即执行周期（现行指令执行完毕时）如果不响应DMA请求和中断请求，程序正常进行，应进入FT。在中断周期完成程序切换后，应转入中断服务程序执行，应进入FT，在DMA周期完成一次DMA传送后，若没有新的DMA请求，也没有中断请求，则恢复执行被暂停的程序，也进入FT。FTSIDCIR1FTCPFT图9-6FT触发器FTDMA请求?STDTETDMATIT中断请求?NYYN图9-5CPU控制流程第九章 控制单元小结1控制单元模型 3指令系统2指令执行的过程 指令格式简单计算机总体结构 寻址方式各类信息传送的路径 操作类型设置微操作控制信号4时序系统 时序系统最基本体制：电位脉冲制，即脉冲到达之前，电平信号必须要稳定。硬布线控制器时序系统一般由周期、节拍和工作脉冲三级时序所组成；微程序控制器时序系统一般由节拍、工作脉冲二级时序所组成。5指令操作流程6指令微操作序列 本章结束:继续学习第十章!第九章 控制单元原理自测题 一一.选择题选择题1.1.与微指令的执行周期对应的是与微指令的执行周期对应的是 。A.A.指令周期指令周期 B.B.机器周期机器周期 C.C.节拍周期节拍周期 D.D.时钟周期时钟周期2.2.在微程序控制器中，机器指令和微指令的关系是在微程序控制器中，机器指令和微指令的关系是 。A.A.每一条机器指令由一条微指令来执行；每一条机器指令由一条微指令来执行；B.B.一条微指令由若干条机器指令组成；一条微指令由若干条机器指令组成；C.C.每一条机器指令由一段用微指令组成的微程序来解释执行；每一条机器指令由一段用微指令组成的微程序来解释执行；D.D.一段微程序由一条机器指令来执行。一段微程序由一条机器指令来执行。3.3.在计算机中，存放微指令的控制存储器隶属于在计算机中，存放微指令的控制存储器隶属于 。A.A.外存储器外存储器 B.B.高速缓冲存储器高速缓冲存储器 C.C.内存储器内存储器 D.CPUD.CPU4.4.异步控制常作为异步控制常作为 的主要控制方式。的主要控制方式。A.A.单总线结构计算机中访问主存与外围设备时；单总线结构计算机中访问主存与外围设备时；B.B.微型机的微型机的CPUCPU控制中控制中 C.C.组合逻辑控制的组合逻辑控制的CPUCPU中中 D.D.微程序控制器中微程序控制器中5.5.操作控制器的功能是操作控制器的功能是 。A.A.产生时序信号产生时序信号 B.B.从主存取出一条指令从主存取出一条指令 C.C.完成指令操作码译码完成指令操作码译码D.D.从主存取出指令，完成指令操作码译码，从主存取出指令，完成指令操作码译码，执行并产生相关的操作控制执行并产生相关的操作控制信号，以解释执行该指令。信号，以解释执行该指令。二.填空题1.组合逻辑控制器又称硬布线控制器，是由 构成的，它可以根据不同的指令产生不同的 。2.微程序控制器的核心部件是存储微程序的 ，它一般用 构成。3.在微程序控制器中，计算机执行一条指令的过程就是依次执行一个确定的 的过程。4.控制器发出的控制信号是 因素和 因素的函数，前者是指出操作在什么条件下进行，后者是指操作在什么时刻进行。5.控制器由于设计方法的不同可分为 型和 型控制器。6.操作控制器的功能是根据指令操作码和 来产生各种操作控制信号，从而完成 和执行指令的控制。7.硬布线控制器的基本思想是：某一 控制信号是 译码输出、信号、信号的函数。8.在寄存器之间建立数据通道的任务是由 来完成的。p经常不断地学习,你就什么都知道。你知道得越多,你就越有力量pStudyConstantly,AndYouWillKnowEverything.TheMoreYouKnow,TheMorePowerfulYouWillBe写在最后Thank You在别人的演说中思考，在自己的故事里成长Thinking In Other PeopleS Speeches，Growing Up In Your Own Story讲师：XXXXXX XX年XX月XX日