第五章-MOS基本逻辑单元电路课件

第五章第五章 MOS基本逻辑单元电路基本逻辑单元电路 MOS集成电路具有集成度高、功集成电路具有集成度高、功耗低的特点，是当今大规模集成电路耗低的特点，是当今大规模集成电路的主流产品，尤其是的主流产品，尤其是CMOS集成电路。集成电路。1第五章 MOS基本逻辑单元电路 MOS集成电路具基本知识提示：基本知识提示：0 K(VGS-VT)2 K 2(VGS-VT)VDS-VDS2 K=K(WL)K=Cox2Cox=ox otox VT VBS2q si oNBCox =IDS=NMOS:截止截止饱和饱和非饱和非饱和NMOS PMOS 增强型增强型 耗尽型耗尽型 四端器件四端器件衬底偏置效应：衬底偏置效应：沟道长度调制效应沟道长度调制效应(短沟效应短沟效应):=L1 Xd VDS2基本知识提示：0 11.3MOSFET 基本工作原理基本工作原理11.3.1MOSFET结构结构11.3.2电流电压关系概念电流电压关系概念311.3MOSFET 基本工作原理11.3.1MOSFET结PMOSFET4PMOSFET4电流电压关系：电流电压关系：5电流电压关系：5Figure 11.41 增强型输出特性曲线增强型输出特性曲线6Figure 11.41 增强型输出特性曲线6Figure 11.43 耗尽型输出特性曲线耗尽型输出特性曲线7Figure 11.43 耗尽型输出特性曲线75-1 MOS传输门传输门 MOS传输门就是通过控制传输门就是通过控制MOS管管的导通和截止来实现信号的传输控制。的导通和截止来实现信号的传输控制。结构简单，控制灵活，是组成结构简单，控制灵活，是组成MOS电电路的基本单元之一。路的基本单元之一。85-1 MOS传输门 MOS传输门就是通过控制 思考题思考题1.NMOS传输门、传输门、PMOS传输门、传输门、CMOS传输门各自的优缺点是什么？传输门各自的优缺点是什么？2.传输门的传输速度与哪些因素有关？传输门的传输速度与哪些因素有关？9 思5.1.1单沟传输门单沟传输门1.NMOS传输门传输门IOG“0”IOGG为为“1”电平时电平时 NMOS开启，传送信号开启，传送信号G为为“0”电平时电平时 NMOS管截止，不传送信号。管截止，不传送信号。O点电容通过饱和导通的点电容通过饱和导通的NMOS管放电，管放电，NMOS管逐渐管逐渐进入非饱和，放电加快，最终进入非饱和，放电加快，最终O点达到与点达到与I点相同的点相同的“0”。(1)由由I向向O传送传送“0”时时(假设假设O初始为初始为“1”)105.1.1单沟传输门1.NMOS传输门IOG“0”IOG5.1.1 单沟传输门单沟传输门1.NMOS传输门传输门(续续)“1”IOG O点电容通过饱和导通的点电容通过饱和导通的NMOS管充电，当管充电，当O点电位上点电位上升到比升到比G点电位低一个点电位低一个VTn时，时，NMOS管截止。即最终管截止。即最终O点达点达到的到的“1”比比G点的点的“1”低一低一个个VTn(有衬底偏值效应有衬底偏值效应)。(2)由由I向向O传送传送“1”时时(假设假设O初始为初始为“0”)115.1.1 单沟传输门1.NMOS传输门(续)“1”IO5.1.1 单沟传输门单沟传输门2.PMOS传输门传输门G为为“0”电平时电平时 PMOS开启，传送信号开启，传送信号G为为“1”电平时电平时 PMOS管截止，不传送信号。管截止，不传送信号。O点电容通过饱和导通的点电容通过饱和导通的PMOS管充电，管充电，PMOS管逐渐管逐渐进入非饱和，充电加快，最终进入非饱和，充电加快，最终O点达到与点达到与I点相同的点相同的“1”。(1)由由I向向O传送传送“1”时时(假设假设O初始为初始为“0”)IOG“1”IOG125.1.1 单沟传输门2.PMOS传输门G为“0”电平时5.1.1 单沟传输门单沟传输门2.PMOS传输门传输门(续续)O点电容通过饱和导通的点电容通过饱和导通的PMOS管放电，当管放电，当O点电位下降点电位下降到比到比G点电位高一个点电位高一个|VTp|时，时，PMOS管截止。即最终管截止。即最终O点达到点达到的的“0”比比G点的点的“0”高一个高一个|VTp|(有衬底偏值效应有衬底偏值效应)。(2)由由I向向O传送传送“0”时时(假设假设O初始为初始为“1”)“0”IOG135.1.1 单沟传输门2.PMOS传输门(续)5.1.2 CMOS传输门传输门O点电容通过饱和导通的点电容通过饱和导通的NMOS管和管和PMOS管放电，管放电，NMOS管逐管逐渐进入非饱和，渐进入非饱和，PMOS管逐渐截管逐渐截止，最终止，最终O达到与达到与I相同的相同的“0”。(1)由由I向向O传送传送“0”(O初始为初始为“1”)OIGGG为为“0”电平、电平、G为为“1”电电平时平时 NMOS、PMOS管都截止。管都截止。G为为“1”电平时、电平时、G为为“0”电平电平 NMOS、PMOS管都开启。管都开启。OIGG“0”145.1.2 CMOS传输门O点电容通过饱和导通的NMOS管和5.1.2 CMOS传输门传输门(续续)O点电容通过饱和导通的点电容通过饱和导通的NMOS管和管和PMOS管充电，管充电，PMOS管逐渐进入非饱和，管逐渐进入非饱和，NMOS管逐渐截止，最终管逐渐截止，最终O达到与达到与I相同的相同的“1”。(2)由由I向向O传送传送“1”(O初始为初始为“0”)OIGG“1”155.1.2 CMOS传输门(续)O点电容通过饱和导通的NM5.1.3 MOS传输门的速度传输门的速度GViVoGViVoGnViVoGp MOS传输门的传输速度与节传输门的传输速度与节点电容、前级驱动能力、和自身点电容、前级驱动能力、和自身MOS管的管的W/L有关。有关。对于自身来说，对于自身来说，W/L越大，越大，导通电阻越小，传输速度越快。导通电阻越小，传输速度越快。对于单沟传输门来说，传送对于单沟传输门来说，传送“1”和和“0”的速度不同，而对于的速度不同，而对于CMOS传输门可以达到相同。传输门可以达到相同。165.1.3 MOS传输门的速度GViVoGViVoGnViV5.1.4 MOS传输门的特点传输门的特点1)NMOS传输门能可靠地快速传送传输门能可靠地快速传送“0”电平，电平，传送传送“1”电平时较慢，且有阈值损失；电平时较慢，且有阈值损失；2)PMOS传输门能可靠地快速传送传输门能可靠地快速传送“1”电平，电平，传送传送“0”电平时较慢，且有阈值损失；电平时较慢，且有阈值损失；3)CMOS传输门能可靠地快速传送传输门能可靠地快速传送“1”电平电平和和“0”电平，但需要两种器件和两个控制电平，但需要两种器件和两个控制信号信号4)MOS传输门具有双向传输性能传输门具有双向传输性能5)MOS传输门属于无驱动衰减性传输传输门属于无驱动衰减性传输175.1.4 MOS传输门的特点1)NMOS传输门能可靠地快速5-2静态静态MOS反相器反相器 MOS反相器特性的分析是反相器特性的分析是MOS基基本逻辑门电路分析的重要基础。本逻辑门电路分析的重要基础。185-2静态MOS反相器 MOS反相器特性的分析思考题思考题1.各种各种MOS反相器的结构有何不同？各反相器的结构有何不同？各自的优缺点是什么？自的优缺点是什么？2.各种各种MOS反相器的输出高低电平是多少反相器的输出高低电平是多少？分别受什么因素影响？分别受什么因素影响？3.什么叫有比电路？什么叫无比电路？什么叫有比电路？什么叫无比电路？4.各种各种MOS反相器的速度、功耗、噪声容反相器的速度、功耗、噪声容限分别受哪些因素影响？限分别受哪些因素影响？19思考题1.各种MOS反相器的结构有何不同？各自的优缺点是什5.2.1 电阻负载电阻负载NMOS反相器反相器1.结构和工作原理结构和工作原理VOH=VDD(VDDVOH)/RL=0Vi为低电平为低电平VOL时，时，MI截止截止Vi为高电平为高电平VOH时，时，MI非饱和非饱和(VDDVOL)/RL=KI 2(VOH-VTI)VOL-VOL2 ViVoRLVDDMI VOL VDD 1+2KI RL(VOH VTI)其中其中:KI=WL()ox o2tox205.2.1 电阻负载NMOS反相器1.结构和工作原理VO5.2.1 电阻负载电阻负载NMOS反相器反相器2.基本特性基本特性RL若小：若小：VOL高，高，功耗大，功耗大，tr小小;W/L若小若小(即即KI小小)：VOL高，功高，功耗小耗小,，tf大。大。ViVoRLVDDMNRL减小VILVIHVOHVOLVoVi0 VOL VDD 1+2KI RL(VOH VTI)0VitVDD0VotVDD215.2.1 电阻负载NMOS反相器2.基本特性RL若小：5.2.2 E/E饱和负载饱和负载NMOS反相器反相器1.结构和工作原理结构和工作原理ViVoVDDMLMIVOH=VDD VTL KL(VDD-VOH-VTL)2=0Vi为低电平为低电平VOL时时,MI截止截止,ML饱和饱和Vi为高电平为高电平VOH时时,MI非饱和非饱和,ML饱和饱和KL(VDD-VOL-VTL)2=KI2(VOH-VTI)VO-VO2其中：其中：R=KIKL=(W/L)I(W/L)LVOL (VDD VTL)22 R(VOH VTI)有比电路有比电路225.2.2 E/E饱和负载NMOS反相器1.结构和工作原5.2.2 E/E饱和负载饱和负载NMOS反相器反相器2.单元特点单元特点ViVoVDDMLMIVoVi R减小(KI/KL)(1)VOH比电源电比电源电压压VDD低一个阈值低一个阈值电压电压Vt（有衬底（有衬底偏值效应）；偏值效应）；(3)ML和和MI的宽长比分别影响的宽长比分别影响tr和和tf。(4)上升过程由于负载管逐渐接近上升过程由于负载管逐渐接近截止，截止，tr较大。较大。(2)VOL与与 R有关，有关，为为有比电路有比电路；0Vot235.2.2 E/E饱和负载NMOS反相器2.单元特点ViV5.2.3 E/E非饱和负载非饱和负载NMOS反相器反相器1.结构和工作原理结构和工作原理ViVoVDDMLMIVGG VOH=VDD KL2(VGG-VOH-VTL)(VDD-VOH)-(VDD-VOH)2 =0VGG VDD+VTL Vi为为VOL时，时，MI截止，截止，ML非饱和非饱和245.2.3 E/E非饱和负载NMOS反相器1.结构和工作5.2.3 E/E非饱和负载非饱和负载NMOS反相器反相器1.结构和工作原理结构和工作原理(续续)ViVoVDDMLMIVGGKI 2(VOH-VTI)VOL-VOL2 KL2(VGG-VOL-VTL)(VDD-VOL)-(VDD-VOL)2 =VOL VDD 22m R(VOH VTI)其中：其中：R=KIKL=(W/L)I(W/L)Lm=VDD2(VGG VTL)VDD0 m 1Vi为为VOH时，时，MI非饱和，非饱和，ML非饱和非饱和255.2.3 E/E非饱和负载NMOS反相器1.结构和工作5.2.3 E/E非饱和负载非饱和负载NMOS反相器反相器 2.单元特点单元特点ViVoVDDMLMIVGGVoVi(KI/KL)R增大(1)双电源双电源(2)VOH=VDD(3)VOL与与 R有关，有关，为为有比电路有比电路；(4)VGG越高，越高，tr越小，但是越小，但是VOL越越大，功耗越大。大，功耗越大。265.2.3 E/E非饱和负载NMOS反相器 2.单元特点V5.2.4自举负载自举负载NMOS反相器反相器1.结构和自举原理结构和自举原理初始状态：初始状态：VI=VOH，Vo=VOL MB、ML饱和、饱和、MI非饱和非饱和VOL (VDD VTB VTL)22 R(VOH VTI)其中：其中：R=KIKL=(W/L)I(W/L)L有比电路有比电路ViVoVDDMBMIMLCBVGLVGL=VDD VTB275.2.4自举负载NMOS反相器1.结构和自举原理初始状5.2.4自举负载自举负载NMOS反相器反相器1.结构和自举原理结构和自举原理(续续)自举过程：自举过程：Vi 变为变为VOL,MI截止截止,Vo上升，上升，VGL随随Vo上升上升(电容自举电容自举)，MB截止截止,ML逐渐由饱和进入逐渐由饱和进入 非饱和导通，上升速度加快。非饱和导通，上升速度加快。自举结果：自举结果：tr缩短，缩短，VOH可达到可达到VDD。ViVoVDDMBMIMLCBVGL285.2.4自举负载NMOS反相器1.结构和自举原理(续)5.2.4自举负载自举负载NMOS反相器反相器2.寄生电容与自举率寄生电容与自举率 VGL CO=VGSL CB VGL=VGSL+Vo VGL=Vo=1+Co/CB1自举率定义：自举率定义：CO由于寄生电容由于寄生电容CO的存在：的存在：应尽可能较小寄生电容应尽可能较小寄生电容Co，使，使 达到达到80%以上。以上。ViVoVDDMBMIMLCBVGL295.2.4自举负载NMOS反相器2.寄生电容与自举率 5.2.4自举负载自举负载NMOS反相器反相器3.漏电与上拉漏电与上拉 自举电路中的漏电，会自举电路中的漏电，会使自举电位使自举电位VGL下降下降(尤其尤其是低频是低频)，最低可降到：，最低可降到：VGL=VDD VTB，因而因而ML变变为饱和导通，输出为饱和导通，输出VOH降低：降低：VOH=VDD VTB VTL为了提高输出高电平，加为了提高输出高电平，加入上拉元件入上拉元件MA(或或RA)。ViVoVDDMBMIMLCBVGLMA305.2.4自举负载NMOS反相器3.漏电与上拉 5.2.5 E/D NMOS反相器反相器1.结构和工作原理结构和工作原理ViVoVDDMDMEVOH=VDD KD2(0-VTD)(VDD-VOH)-(VDD-VOH)2 =0Vi为为VOL时，时，ME截止，截止，MD非饱和非饱和MD 为为耗尽型器件耗尽型器件，VTD 0，315.2.5 E/D NMOS反相器1.结构和工作原理Vi5.2.5 E/D NMOS反相器反相器1.结构和工作原理（续）结构和工作原理（续）ViVoVDDMDMEKE2(VOH-VTE)VOL-VOL2 KD(0-VTD)2 =VOL VTD 22 R(VOH VTE)其中：其中：R=KEKD=(W/L)E(W/L)L有比电路有比电路（近似于无比电路）（近似于无比电路）Vi为为VOH时，时，ME非饱和，非饱和，MD饱和饱和325.2.5 E/D NMOS反相器1.结构和工作原理（续5.2.5 E/D NMOS反相器反相器2.单元特点单元特点(1)VOH比可达到电源电压比可达到电源电压VDD(2)VOL与与 R有关，但是有关，但是VTD是是关键的因素，关键的因素，近似于无比电路，近似于无比电路，面积小面积小。(3)上升过程由于负载管由饱上升过程由于负载管由饱和逐渐进入非饱和，和逐渐进入非饱和，tr缩短，缩短，速度快速度快。ViVoVDDMDME335.2.5 E/D NMOS反相器2.单元特点(1)VOH5.2.6 CMOS反相器反相器1.结构和工作原理结构和工作原理ViVoVDDMPMNVi为为VOL时，时，MN截止，截止，MP非饱和非饱和-Kp 2(VOL-VDD-VTP)(VOH-VDD)(VOH-VDD)2=0VOH=VDD Vi为为VOH时，时，MN非饱和，非饱和，MP截止截止Kn2(VOH-VTN)VOL-VOL2=0VOL=0 无比电路无比电路MP 为为PMOS,VTP 0345.2.6 CMOS反相器1.结构和工作原理ViVoVD5.2.6 CMOS反相器反相器2.电压传输特性及器件工作状态表电压传输特性及器件工作状态表ViVoVDDMPMN截止截止非饱和非饱和VDD+VTPVi VDD饱和饱和非饱和非饱和VO+VTNVi VDD+VTP饱和饱和饱和饱和VO+VTP Vi VO+VTN非饱和非饱和饱和饱和VTN ViVO+VTP非饱和非饱和截止截止0 ViVTNP管管N管管输入电压范围输入电压范围0VOViVDDVDDVDD+VTPVTN355.2.6 CMOS反相器2.电压传输特性及器件工作状态表5.2.6 CMOS反相器反相器3.噪声容限噪声容限 0VOViVDDVILmaxVIHminVOHminVOLmaxSlope=-1VDDVOHminVSSVOLmaxVILmaxVIHminVNMLmaxVNMHmax(1)指定噪声容限指定噪声容限VNMmax=minVNMHmax,VNMLmax 365.2.6 CMOS反相器3.噪声容限 0VOViVDDV5.2.6 CMOS反相器反相器3.噪声容限（续）噪声容限（续）(2)最大噪声容最大噪声容限限VNMH=VOH-V*=VDD-V*VNML=V*-VOL=V*Vi=VDD+VTP+VTN o1+o当当V*为为Vdd/2时，噪声容限为最大时，噪声容限为最大（Vdd/2）其中：其中：o=KNKP=N(W/L)N P(W/L)PV*将随着将随着 o的变化而向相反方向变化的变化而向相反方向变化NMOS和和PMOS都饱和时有都饱和时有:记作记作V*V*VDD0VOViVDD o增大增大375.2.6 CMOS反相器3.噪声容限（续）(2)最大5.2.6 CMOS反相器反相器4.瞬态特性瞬态特性 VoVDDViMPMNCL0VotVDD0VitVDD CL为负载电容，带负为负载电容，带负载门数越多，载门数越多，连线越长，连线越长，CL越大，延迟越大。越大，延迟越大。385.2.6 CMOS反相器4.瞬态特性 VoVDDViMP5.2.6 CMOS反相器反相器4.瞬态特性（续瞬态特性（续1）(1)上升时上升时间间ViVoVDDMPMNCL0VotVDD90%10%tr2 VDD KP(VDD|VTP|)CL|VTP|0.1VDDVDD|VTP|+1ln(19VDD 20|VTP|)=KP越大越大 tr越小越小tr=tr1+tr2 395.2.6 CMOS反相器4.瞬态特性（续1）(1)上升5.2.6 CMOS反相器反相器4.瞬态特性（续瞬态特性（续2）(2)下降时间下降时间ViVoVDDMPMNCL2 VDD KN(VDD VTN)CLVTN 0.1VDDVDD VTN+1ln(19VDD 20 VTN)=KN越大越大 tf越小越小0VotVDD90%10%tftf=tf1+tf2 405.2.6 CMOS反相器4.瞬态特性（续2）(2)下降5.2.6 CMOS反相器反相器4.瞬态特性（续瞬态特性（续3）(3)平均平均对延迟时间对延迟时间 tpd=(tpHL+tpLH)/20VitVDD50%0Vot50%tpHLVDDtpLHViVoVDDMPMN415.2.6 CMOS反相器4.瞬态特性（续3）(3)平均5.2.6 CMOS反相器反相器5.功耗特性功耗特性ViVoVDDMPMN(1)静态功耗静态功耗PS 理想情况下静态电流为理想情况下静态电流为0，实际存在漏电流（表面漏电，实际存在漏电流（表面漏电，PN结漏电），有漏电功耗：结漏电），有漏电功耗：PS=Ios VDD CMOS电路功耗由三部分电路功耗由三部分组成：静态功耗、瞬态功耗和组成：静态功耗、瞬态功耗和节点电容充放电功耗。节点电容充放电功耗。设计时应尽量减小设计时应尽量减小PN结面积结面积 425.2.6 CMOS反相器5.功耗特性ViVoVDDMPM5.2.6 CMOS反相器反相器5.功耗特性（续功耗特性（续1）(2)瞬态功耗瞬态功耗Pt ViVoVDDMPMNCOCI0Vit0ITt Pt 2 1(tr+tf)ITmax VDD c 由于节点都存在寄生电由于节点都存在寄生电容，因而状态转换时输入波容，因而状态转换时输入波形有一定的斜率，使形有一定的斜率，使NMOS和和PMOS都处于导通态，存都处于导通态，存在瞬态电流，产生功耗：在瞬态电流，产生功耗：设计时应尽量减小设计时应尽量减小tr和和tf435.2.6 CMOS反相器5.功耗特性（续1）(2)瞬态5.2.6 CMOS反相器反相器5.功耗特性（续功耗特性（续2）(3)电容充放电功耗电容充放电功耗Pc 在状态转换过程中，在状态转换过程中，结点电位的上升和下降，结点电位的上升和下降，都伴随着结点电容的充放都伴随着结点电容的充放电过程，产生功耗：电过程，产生功耗：设计时应尽量减小设计时应尽量减小节节点寄生电容点寄生电容Pc=CL VDD 2ViVoVDDMPMNCL445.2.6 CMOS反相器5.功耗特性（续2）(3)电容5.2.6 CMOS反相器反相器7.最佳设计最佳设计 ViVoVDDMPMN(1)最小面积最小面积方案方案 芯片面积芯片面积 A=(Wn Ln+Wp Lp)按工艺设计规则设计最小尺寸按工艺设计规则设计最小尺寸 Lp=Ln Wp=Wn 面积小、功耗小、非对称延迟面积小、功耗小、非对称延迟(2)对称延迟对称延迟方案方案 上升时间与下降时间相同上升时间与下降时间相同tr=tf 应有：应有：Kp=Kn，一般取：，一般取：Lp=Ln则有：则有：Wp/Wn=n/p 2455.2.6 CMOS反相器7.最佳设计 ViVoVDDMP5.2.6 CMOS反相器反相器7.最佳设计最佳设计 ViVoVDDMPMN(3)对延迟最小方案对延迟最小方案（Tpd最小）最小）一般取：一般取：Lp=Ln Wp/Wn=12 CL=CE+(Wp Lp+Wn Ln)Cg0TpdWp/Wn0 0.4 0.8 1.21.6 2.02.4寄生寄生电容电容CE增大增大Lp=Ln465.2.6 CMOS反相器7.最佳设计 ViVoVDDMP5.2.6 CMOS反相器反相器7.最佳设计最佳设计(4)级间最佳驱动方案级间最佳驱动方案 Cg共共N级级CL0e5 /ln 设：级间尺寸比为设：级间尺寸比为，CL/Cg=驱动相同负载延迟为驱动相同负载延迟为 1 N-2 N-1一般取一般取 =25则：每级门延迟为则：每级门延迟为，总延迟，总延迟 为为N,N=，N=ln/ln 可见：可见：=e时，总延迟最小时，总延迟最小因此有：因此有：N=ln(/ln)475.2.6 CMOS反相器7.最佳设计(4)级间最佳驱动5.2.6 CMOS反相器反相器8.单元版图示例单元版图示例 485.2.6 CMOS反相器8.单元版图示例 485.2.7 习题习题P134135：7.1 自举自举MOS反向器反向器7.2、7.3 E/D NMOS反向器反向器7.4、CMOS反向器反向器495.2.7 习题P134135：495-3 静态静态MOS门电路门电路505-3 静态MOS门电路50 思考题思考题 1.NMOS门电路中，输入端数对特性有何门电路中，输入端数对特性有何影响（静态和瞬态）？设计时如何考虑？影响（静态和瞬态）？设计时如何考虑？2.CMOS门电路中，输入端数对特性有何门电路中，输入端数对特性有何影响（静态和瞬态）？设计时如何考虑？影响（静态和瞬态）？设计时如何考虑？51 思5.3.1 NMOS门电路门电路1.或非门（或非门（nor?）VDDABCFVDDABCF输入管等效输入管等效 等效为反相器进行性能分析，按最坏条件等效为反相器进行性能分析，按最坏条件满足性能要求进行设计。满足性能要求进行设计。525.3.1 NMOS门电路1.或非门（nor?）VDDA5.3.1 NMOS门电路门电路2.与非门（与非门（nand?）等效为反相器时，等效输入管宽长比减小，等效为反相器时，等效输入管宽长比减小，严重影响严重影响VOL和和tf，因此输入端数不宜过多。，因此输入端数不宜过多。VDDABF输入管等效输入管等效VDDABF535.3.1 NMOS门电路2.与非门（nand?）5.3.1 NMOS门电路门电路3.与或非门（与或非门（aoi?）VDDABCFDEVDDFABCDE545.3.1 NMOS门电路3.与或非门（aoi?）V5.3.1 NMOS门电路门电路4.或与非门（或与非门（oai?）VDDAFDBCEVDDFADBCE555.3.1 NMOS门电路4.或与非门（oai?）V5.3.1 NMOS门电路门电路5.异或门（异或门（xor）VDDFABVDDVDDVDDABFF=AB+AB=A+B+AB 565.3.1 NMOS门电路5.异或门（xor）VDDFA5.3.1 NMOS门电路门电路6.异或非门（异或非门（nxor）F=AB+AB=AB(A+B)VDDVDDVDDABFVDDFAB575.3.1 NMOS门电路6.异或非门（nxor）F=5.3.1 NMOS门电路门电路6.异或非门（异或非门（nxor）续）续F=AB+ABVDDABF 电路结构简单，但是与其它单元级联时会电路结构简单，但是与其它单元级联时会有电流灌入前级，影响输出低电平。有电流灌入前级，影响输出低电平。585.3.1 NMOS门电路6.异或非门（nxor）续F5.3.1 NMOS门电路门电路7.同相推挽输出驱动门同相推挽输出驱动门VDDAFVDDAFVDDAFE/D结构输出结构输出上拉结构输出上拉结构输出输出高电平低输出高电平低595.3.1 NMOS门电路7.同相推挽输出驱动门VDDA5.3.1 NMOS门电路门电路8.反相反相推挽输出驱动门推挽输出驱动门VDDAFVDDAFVDDAFE/D结构输出结构输出上拉结构输出上拉结构输出输出高电平低输出高电平低605.3.1 NMOS门电路8.反相推挽输出驱动门VDDA5.3.1 NMOS门电路门电路9.三态三态驱动门驱动门FAEnVDDFAEnVDD同相同相反相反相615.3.1 NMOS门电路9.三态驱动门FAEnVDDF5.3.2 CMOS门电路门电路1.或非门（或非门（nor?）(1)电路结构示例电路结构示例VDDCBFnor4ADVDDABF Fnor2VDDCBFnor3A625.3.2 CMOS门电路1.或非门（nor?）(1)5.3.2 CMOS门电路门电路1.或非门（或非门（nor?）(2)性能分析示例性能分析示例VDDABFnor2PMOS管管导通时等导通时等效效PMOS管的宽长管的宽长比减小比减小NMOS管管随着导通随着导通NMOS管管个数的增个数的增加等效宽加等效宽长比加大长比加大输入端数过多将输入端数过多将严重影响严重影响tr(速度速度)和噪声容限和噪声容限635.3.2 CMOS门电路1.或非门（nor?）(2)5.3.2 CMOS门电路门电路1.或非门（或非门（nor?）(3)单元版图示例单元版图示例645.3.2 CMOS门电路1.或非门（nor?）(3)5.3.2 CMOS门电路门电路2.与非门（与非门（nand?）(1)电路结构示例电路结构示例VDDABFnand4CDFABnand3CVDDABFnand2VDD655.3.2 CMOS门电路2.与非门（nand?）(15.3.2 CMOS门电路门电路2.与非门（与非门（nand?）(2)性能分析示例性能分析示例NMOS管管导通时等导通时等效效NMOS管的宽长管的宽长比减小比减小PMOS管管随着导通随着导通PMOS管管个数的增个数的增加等效宽加等效宽长比加大长比加大ABFnand2VDD输入端数过多将输入端数过多将严重影响严重影响tf(速度速度)和噪声容限和噪声容限665.3.2 CMOS门电路2.与非门（nand?）(25.3.2 CMOS门电路门电路2.与非门（与非门（nand?）(3)单元版图示例单元版图示例675.3.2 CMOS门电路2.与非门（nand?）(368685.3.2 CMOS门电路门电路3.与或非门（与或非门（aoi）(1)示例示例1:aoi32VDDABFCEDABCDE695.3.2 CMOS门电路3.与或非门（aoi）(1)70705.3.2 CMOS门电路门电路3.与或非门（与或非门（aoi?.?）(2)示例示例2:aoi221VDDABFDABCEEDC715.3.2 CMOS门电路3.与或非门（aoi?.?）5.3.2 CMOS门电路门电路4.或与非门（或与非门（oai?.?）(1)示例示例1:oai32VDDABFDABCEDCE725.3.2 CMOS门电路4.或与非门（oai?.?）5.3.2 CMOS门电路门电路4.或与非门（或与非门（oai?.?）(2)示例示例2:oai221VDDACFABEBEDDC735.3.2 CMOS门电路4.或与非门（oai?.?）5.3.2 CMOS门电路门电路 5.异或门（异或门（xor）(1)示例示例1ABFF=A+B+AB745.3.2 CMOS门电路 5.异或门（xor）(1)示5.3.2 CMOS门电路门电路5.异或门（异或门（xor）(2)示例示例2、3AVDDBFVDDVDDABF755.3.2 CMOS门电路5.异或门（xor）(2)示例5.3.2 CMOS门电路门电路 6.异或非门（异或非门（nxor）(1)示例示例1ABFF=AB(A+B)765.3.2 CMOS门电路 6.异或非门（nxor）(15.3.2 CMOS门电路门电路6.异或非门（异或非门（nxor）(2)示例示例2、3ABFVDDVDDVDDABF775.3.2 CMOS门电路6.异或非门（nxor）(2)5.3.2 CMOS门电路门电路7.驱动三态门驱动三态门FAEnVDDFAEnVDDVDDAFCCCC785.3.2 CMOS门电路7.驱动三态门FAEnVDDFA5.3.2 CMOS门电路门电路8.钟控三态门钟控三态门VDDACFCABFCCVDDABFCCVDD钟控或非门钟控或非门钟控与非门钟控与非门钟控反相器钟控反相器795.3.2 CMOS门电路8.钟控三态门VDDACFCAB5.3.2 CMOS门电路门电路9.伪伪NMOS逻辑门逻辑门 用一个常通用一个常通PMOS代替代替CMOS逻辑中的逻辑中的P型型逻辑块，简化了电路，减小了输入电容。但是，逻辑块，简化了电路，减小了输入电容。但是，增加了静态功耗，抬高了增加了静态功耗，抬高了VOL(有比电路有比电路)。VDDFA1A2A3B1B2N逻辑块逻辑块VDDA1FCA2B1B2DN逻辑块逻辑块805.3.2 CMOS门电路9.伪NMOS逻辑门 用5.3.3 习题习题P164165：8.1 CMOS电路图电路图8.2、8.3 E/D NMOS计算计算8.4 功能分析（三态）功能分析（三态）815.3.3 习题P164165：815-4动态动态MOS电路电路 825-4动态MOS电路 825.4.1 动态动态MOS电路基本原理电路基本原理 MOS管的栅极存在寄生电容，而且漏管的栅极存在寄生电容，而且漏电小。因此，具有一定时间的信号存储功能。电小。因此，具有一定时间的信号存储功能。为了信号不被丢失，有最低工作频率限制。为了信号不被丢失，有最低工作频率限制。VoViVDDMPMNViVoVDDMLMI835.4.1 动态MOS电路基本原理 MOS管的栅5.4.2 动态动态NMOS电路电路 1.基本单元结构基本单元结构有有比电路比电路ViVoVDD DVi DVo845.4.2 动态NMOS电路 1.基本单元结构有比电5.4.2 动态动态NMOS电路电路 2.改进的单元结构改进的单元结构无无比电路比电路VoViVoVDD 2D 1Vi 2 1D855.4.2 动态NMOS电路 2.改进的单元结构无比5.4.2 动态动态NMOS电路电路 3.改进的单元结构改进的单元结构低功耗低功耗无比电路无比电路ViVo 2 1ViVo 2D 1 1D865.4.2 动态NMOS电路 3.改进的单元结构低功5.4.2 动态动态NMOS门电路示例门电路示例 4.门电路示例门电路示例AVoVDD DBBVoVDD 2D 1AAVo 2D 1 1DC875.4.2 动态NMOS门电路示例 4.门电路示例A5.4.2 动态动态NMOS门电路示例门电路示例 4.移位寄存器示例移位寄存器示例ViVo 2D 1 1 1F 2 2E885.4.2 动态NMOS门电路示例 4.移位寄存器示5.4.3 动态动态CMOS单元电路单元电路 1.基本单元结构基本单元结构VDDABF VcVDDABFCC895.4.3 动态CMOS单元电路 1.基本单元结构VD5.4.3 动态动态CMOS单元电路单元电路 2.移位寄存器示例移位寄存器示例ViVoVDD VDD 905.4.3 动态CMOS单元电路 2.移位寄存器示例V5.4.3 动态动态CMOS单元电路单元电路 3.改进的单元结构改进的单元结构预充结构预充结构VDDFA1A2A3B1B2 N逻辑块逻辑块预充管预充管 若预充过程中输入若预充过程中输入都为都为“0”，预充结束，预充结束后，输入信号才到达，后，输入信号才到达，会出现电荷再分配问题。会出现电荷再分配问题。若预充过程中输入若预充过程中输入信号到达，可能会产生信号到达，可能会产生比较大的直流功耗。比较大的直流功耗。915.4.3 动态CMOS单元电路 3.改进的单元结构5.4.3 动态动态CMOS单元电路单元电路 3.改进的单元结构改进的单元结构预充求值结构预充求值结构AVoVDDB 1预充管预充管求值管求值管NC 1型逻辑块型逻辑块 预充过程中，输预充过程中，输入信号到达，求值过入信号到达，求值过程中输入信号不可改程中输入信号不可改变。避免了电荷再分变。避免了电荷再分配和产生大的直流功配和产生大的直流功耗问题。耗问题。925.4.3 动态CMOS单元电路 3.改进的单元结构5.4.4 动态动态CMOS电路的级联电路的级联 1.级联的问题级联的问题 后级门开始求值时，输入信号并不是前后级门开始求值时，输入信号并不是前级门求出的值，而是前级门预充的值级门求出的值，而是前级门预充的值“1”。因此，当前级门求出值时，后级门预充的因此，当前级门求出值时，后级门预充的“1”已丢失，无法再进行正确求值。已丢失，无法再进行正确求值。AVoVDDB 1预充管预充管求值管求值管C 1AVoVDDB 1预充管预充管求值管求值管C 1N逻辑块逻辑块935.4.4 动态CMOS电路的级联 1.级联的问题 5.4.4 动态动态CMOS电路的级联电路的级联 2.多项时钟解决级联问题多项时钟解决级联问题准两相时钟准两相时钟 2 1一级预充、锁存一级预充、锁存一级求值一级求值二级求值二级求值二级预充、锁存二级预充、锁存二级求值二级求值一级预充、锁存一级预充、锁存AVoVDDBC 1预充管预充管求值管求值管AVoVDDB 2预充管预充管求值管求值管C 2 2 1 1 2 1N逻辑块逻辑块945.4.4 动态CMOS电路的级联 2.多项时钟解决级5.4.4 动态动态CMOS电路的级联电路的级联 3.Domino逻辑解决逻辑解决级联问题级联问题AVoVDDBC 1预充管预充管求值管求值管AVoVDDB 1预充管预充管求值管求值管C 1 1N逻辑块逻辑块总是当前级门求出值时，后级门才开始进行求值。总是当前级门求出值时，后级门才开始进行求值。955.4.4 动态CMOS电路的级联 3.Domino5.4.4 动态动态CMOS电路的级联电路的级联 4.N-P逻辑解决逻辑解决级联问题级联问题AVoVDDBC 预充管预充管求值管求值管逻辑块逻辑块NAVoVDDBC 预充管预充管求值管求值管逻辑块逻辑块P965.4.4 动态CMOS电路的级联 4.N-P逻辑解5.5 MOS触发器电路触发器电路 975.5 MOS触发器电路 975.5.1 MOS RS触发器触发器 1.基本基本RS触发器触发器结构结构1RSQQQQRSNMOS(E/D)电路图电路图QQSRVDDVDDVDDVDDQQSRCMOS电路图电路图不能有不能有“11”状态状态985.5.1 MOS RS触发器 1.基本RS触发器结构15.5.1 MOS RS触发器触发器 1.基本基本RS触发器触发器结构结构2RSQQQQRSNMOS(E/D)电路图电路图QQSRVDDVDDCMOS电路图电路图QQSRVDD不能有不能有“00”状态状态995.5.1 MOS RS触发器 1.基本RS触发器结构25.5.1 MOS RS触发器触发器 2.钟控钟控RS触发器触发器结构结构1RSQQQQRSCPCPNMOS(E/D)电路图电路图QQSRVDDVDDCPCPCMOS电路图电路图QSCPQRVDDCPCP不能有不能有“11”状态状态1005.5.1 MOS RS触发器 2.钟控RS触发器结构15.5.1 MOS RS触发器触发器 2.钟控钟控RS触发器触发器结构结构2RSQQQQRSCPCPQQSRVDDVDDCPNMOS(E/D)电路图电路图QQSRCPVDDCPCPCMOS电路图电路图不能有不能有“00”状态状态1015.5.1 MOS RS触发器 2.钟控RS触发器结构25.5.1 MOS RS触发器触发器 2.钟控钟控RS触发器触发器结构结构3RSCPQQQQRSCPVDDCPCPCPCMOS电路图电路图不能有不能有“11”和和“00”状状态态1025.5.1 MOS RS触发器 2.钟控RS触发器结构35.5.2静态静态MOS D触发器触发器 1.电平触发电平触发D触发器触发器(锁存器锁存器Latch)DQQCPQQDCP高电平高电平触发触发QQDCPQQCPD低电平低电平触发触发1035.5.2静态MOS D触发器 1.电平触发D触发器(锁存5.5.2静态静态MOS D触发器触发器 2.边沿触发边沿触发D触发器触发器(主从主从D触发器触发器)后沿后沿下降沿（后沿）触发下降沿（后沿）触发QQDCPDQQCPQQDQQCPQQ1045.5.2静态MOS D触发器 2.边沿触发D触发器(主从5.5.2静态静态MOS D触发器触发器 2.边沿触发边沿触发D触发器触发器(主从主从D触发器触发器)前沿前沿上升沿（前沿）触发上升沿（前沿）触发QQDCPDQQCPQQDQQCPQQ1055.5.2静态MOS D触发器 2.边沿触发D触发器(主从5.5.3准静态准静态CMOS D触发器触发器 1.电平触发电平触发D触发器触发器(锁存器锁存器Latch)1DQCPCPCPCPQDQCPCPCPCPQDQCPCPCPCPDCPCPQ1065.5.3准静态CMOS D触发器 1.电平触发D触发器(5.5.3准静态准静态CMOS D触发器触发器 1.电平触发电平触发D触发器触发器(锁存器锁存器Latch)2QCPDCPCPCPQSCPDCPQSRCPCPCLKCPCPCPDCPCPCPQS1075.5.3准静态CMOS D触发器 1.电平触发D触发器(5.5.3准静态准静态CMOS D触发器触发器 2.边沿触发边沿触发D触发器（触发器（主从主从D触发器）触发器）QQDCLKCLKCPCPCPDCPCPCPRQCPCPCPCPQSRSdffprbsb1085.5.3准静态CMOS D触发器 2.边沿触发D触发器（5.5.3 准静态准静态CMOS D触发器触发器 3.版图示例版图示例dffp dffps dffpr1095.5.3 准静态CMOS D触发器 3.版图示例dffp5.5.4 斯密特触发器斯密特触发器 1.NMOS斯密特触发器斯密特触发器VDDViVo0VotV-V+t0ViV-0VOHVOLVOViV+T1T2VFN1105.5.4 斯密特触发器 1.NMOS斯密特触发器VDD5.5.4 斯密特触发器斯密特触发器 2.CMOS斯密特触发器斯密特触发器V+V-VDD0VDDVOViVDDViVoVDD0VitV-V+Vo0t1115.5.4 斯密特触发器 2.CMOS斯密特触发器V+V5.6 MOS其它单元电路其它单元电路 1125.6 MOS其它单元电路 1120t0Vbt0VcptVa0VRSTt5.6.1 振荡器及分频电路振荡器及分频电路RSTcpQQDCPabR振荡器振荡器整形整形二分频二分频 可以通过改变反相器级数可以通过改变反相器级数和驱动能力以及增加电阻电和驱动能力以及增加电阻电容的方式来改变振荡频率容的方式来改变振荡频率。1130t0Vbt0VcptVa0VRSTt5.6.1 振荡器及分5.6.2 上电复位电路上电复位电路0ta0bt0ct0tQ00tQ10tQ20tCP来改变复位时间来改变复位时间 可以通过可以通过改变电容和改变电容和MOS管尺寸管尺寸QQDCPRQQDCPRQQDCPRQ0Q1Q2CPRST应用应用VDDcba1145.6.2 上电复位电路0ta0bt0ct0tQ00tQ105.6.3 沿判断电路（沿提取电路）沿判断电路（沿提取电路）1.判断上升沿判断上升沿ABF00t0tVAtVBVF 可以可以通过改变通过改变反相延迟反相延迟时间的长时间的长短来改变短来改变输出脉冲输出脉冲的宽度。的宽度。1155.6.3 沿判断电路（沿提取电路）1.判断上升沿A地址译码控制5.6.3 沿判断电路（沿提取电路）沿判断电路（沿提取电路）2.判断下降沿判断下降沿00t0tVAtVBVFABF116地址译码控制5.6.3 沿判断电路（沿提取电路）2.5.6.4 开关逻辑电路开关逻辑电路（传输门逻辑）（传输门逻辑）1.NMOS多路开关多路开关EVCCF=P1AB+P2AB+P3AB+P4ABP4P3P2P1A AB BF 可以通过可以通过增加上拉和驱增加上拉和驱动电路来提高动电路来提高速度。速度。1175.6.4 开关逻辑电路（传输门逻辑）1.NMOS5.6.4 开关逻辑电路开关逻辑电路（传输门逻辑）（传输门逻辑）2.CMOS多路开关多路开关P4P3P2P1ABFAAAABBBBP4P3P2P1A ABBF 便于布局布线便于布局布线1185.6.4 开关逻辑电路（传输门逻辑）2.CMOS5.6.5 加法器电路加法器电路 1.组合逻辑半加器单元组合逻辑半加器单元S=AB+AB=(A+B)AB C=AB=ABA BSC1195.6.5 加法器电路 1.组合逻辑半加器单元S=AB5.6.5 加法器电路加法器电路 2.组合逻辑全加器单元组合逻辑全加器单元Ci=AB+BC+AC=AB+C(A+B)Si=ABC+ABC+ABC+ABC=ABC+(A+B+C)CiABCCiCiSiCiCiSiVDDVDDVDDABABCABCABVDDABCABCCBAABC1205.6.5 加法器电路 2.组合逻辑全加器单元Ci=A5.6.5 加法器电路加法器电路 3.传输门结构全加器单元传输门结构全加器单元Ci=(A B)C+(A B)ASi=(A B)C+(A B)CVDDABVDDCA BA BCiSiVDDVDD1215.6.5 加法器电路 3.传输门结构全加器单元Ci=5.6.5 加法器电路加法器电路 4.串行进位加法器串行进位加法器A0B0A1B1A2B2A3B3A4B4A5B5S0S1S2S3S4S5C-1C0C1C2C3C4C5 最终进位信号产生速度慢，因此适用最终进位信号产生速度慢，因此适用于位数不多、速度要求不高的加法运算。于位数不多、速度要求不高的加法运算。在高速加法器中，往往采用先行进在高速加法器中，往往采用先行进位技术。位技术。1225.6.5 加法器电路 4.串行进位加法器A0B0A15.6.5 加法器电路加法器电路 5.先行进位加法器先行进位加法器令：令：Gk=AkBk Pk=Ak+Bk则：则：Ck=AkBk+(Ak+Bk)Ck-1=Gk+Pk Ck-1 因而有：因而有：Ck=Gk+Pk （Gk-1+Pk-1 Ck-2)=Gk+Pk Gk-1+Pk Pk-1 Ck-2 =(只与原始数据只与原始数据A、B、C有关有关)由此可见，任何一位的进位输出只与输入由此可见，任何一位的进位输出只与输入信号有关，无论位数增加多少，生成各位进位信号有关，无论位数增加多少，生成各位进位的逻辑级数不变，产生速度快。的逻辑级数不变，产生速度快。位数过多时常位数过多时常采用分组分级先行进位方式，以减少元件数。采用分组分级先行进位方式，以减少元件数。1235.6.5 加法器电路 5.先行进位加法器令：Gk=ACMOS电路设计举例两输入端与非门的设计 电路如图：ABFnand2VDD124CMOS电路设计举例两输入端与非门的设计 ABFnand2CMOS门电路设计举例门电路设计举例设计一个双输入端与非门设计一个双输入端与非门设计考虑四个方面：设计考虑四个方面：1，高低电平不用考虑；，高低电平不用考虑；2，以工作频率为依据，根据速度和工艺水平选，以工作频率为依据，根据速度和工艺水平选W/L；3，根据，根据W，L校验校验VNL和和VNH；4，整个设计均，整个设计均从最坏情况从最坏情况入手。入手。设计过程是：设计过程是：125CMOS门电路设计举例设计一个双输入端与非门125 设设 计计 指指 标标参数参数单位单位最小值最小值典型值典型值最大值最大值VddV9.51010.5VNL3VNH3CLPF15fMHz1VTNV1.01.5VTPV-3.5-3.0tox15001700ncm2/V.s280290pcm2/V.s160180Lm10126 一，根据最高工作频率分配时间一，根据最高工作频率分配时间为了保证为了保证1MHZ工作频率工作频率 取上升和下降时间为取上升和下降时间为300ns。127一，根据最高工作频率分配时间为了保证1MHZ工作频率 取影响最高频率的因素：影响最高频率的因素：128影响最高频率的因素：128电源电压电源电压 Vdd 9.5v负载电容负载电容 CL 15pFN管阈电压管阈电压 VTN 1.5vP管阈电压管阈电压 VTP -3.5v栅氧化层厚度栅氧化层厚度 toxmax 1700u迁移率迁移率按最坏条件设计按最坏条件设计 取参数取参数：129按最坏条件设计 取参数：129 选上升和下降时间都是选上升和下降时间都是300ns.130 选上升和下降时间都是300ns.130131131132132133133其中：其中：o=KNKP=N(W/L)N P(W/L)P134其中：o=KNKP=N(W/L)NP(W/L)P13135135136136