数字逻辑设计课件

1 18.48.4Counters模（模（modulus）：）：循循环中的状中的状态个数个数模模m计数器（又称数器（又称 m分分频计数器）数器）n位二位二进制制计数器数器状态图中包含有一个循环的任何时钟时序电路状态图中包含有一个循环的任何时钟时序电路S1S2S3SmS5S4ENENENENENENENENENENENENEN2 2计数器的分类计数器的分类按按时钟：同步、异步：同步、异步按按计数方式：加法、减法、可逆数方式：加法、减法、可逆按按编码方式：二方式：二进制、十制、十进制制BCD码、循、循环码计数器的功能计数器的功能计数数分分频定定时产生脉冲序列生脉冲序列3 3行波行波计数器（数器（ripple counter）q 利用利用 T T 触发器实现：触发器实现：Q*=QQQT考虑二进制计数顺序：考虑二进制计数顺序：只有当第只有当第 i-1 i-1 位由位由1 10 0时，时，第第 i i 位才翻转。位才翻转。CLKQQTQQTQQTQQTQ0Q1Q2Q34 4CLKQ0Q1Q2CLKQQTQQTQQTQQTQ0Q1Q2Q3速度慢，速度慢，最坏情况，第最坏情况，第n位要经过位要经过 ntTQ 的延迟时间的延迟时间 异步计数器异步计数器(Asynchronous Counters)(Asynchronous Counters)5 5同步二同步二进制加法制加法计数器数器1 0 1 1 0 1 1+11 0 1 1 1 0 0在多位二进制数的末位加在多位二进制数的末位加 1，仅当第仅当第 i 位以下的各位都为位以下的各位都为 1 时，时，第第 i 位的状态才会改变。位的状态才会改变。最低位的状态每次加最低位的状态每次加1都要改变。都要改变。EN QT Qq 利用有使能端的利用有使能端的 T T 触发器实现：触发器实现：Q*=ENQ+ENQ=EN Q通过通过EN端进行控制，端进行控制，需要翻转时，使需要翻转时，使 EN=1 ENi=Qi-1 Qi-2 Q1 Q0EN0=?16 6同步同步计数器数器1CLKQ0Q1Q2C如何加入使能端？如何加入使能端？7 7有使能端的同步有使能端的同步计数器数器CNTEN低位低位 LSB高位高位 MSB串行使能串行使能8 8CNTEN有使能端的同步有使能端的同步计数器数器并行使能并行使能高位高位 MSB低位低位 LSB9 94 4位二位二进制制计数器数器7474x163CLR同步清零同步清零LD同步预置数同步预置数RCO进位输出进位输出ENPENT使能端使能端10104 4位二位二进制制计数器数器7474x16374x163的功能表的功能表01111CLK工作状态工作状态同步清零同步清零同步置数同步置数保持保持保持保持,RCO=0计数计数CLR_LLD_L ENP ENT0111 0 1 0 1 174x161异步清零异步清零11117474x163x163工作于自由运行模式时的接线方法工作于自由运行模式时的接线方法1212自由运行的自由运行的163163可以用作可以用作2 2、4 4、8 8和和1616分频计数器分频计数器012345678910 11 12 13 14 1501313任意模任意模值计数器数器利用利用SSI器件构成器件构成 时钟同步状同步状态机机设计利用利用MSI计数芯片构成数芯片构成 利用利用n位二位二进制制计数器数器实现模模m计数器数器分两种情况考分两种情况考虑：m 2n 清零法、置数法清零法、置数法1414用用4位二位二进制制计数器数器7474x163实现模模11计数器数器q 清零法清零法S0S1S2S3S4S12S11S10S9S8S7S6S5S13S14S15计数到计数到1010时，时，利用同步清零端利用同步清零端强制为强制为0000。m2m2n n 情况情况1515q 清零法清零法计数到计数到1010时，时，利用同步清零端利用同步清零端强制为强制为0000。m2m2n n 情况情况用用4 4位二进制计数器位二进制计数器7474x163x163实现模实现模1111计数器计数器CLKQ0Q1Q2Q3思考：思考：如果是如果是74x161（异步清零）（异步清零）怎么连接？怎么连接？16161717模模1010计数器计数器1818用用4位二位二进制制计数器数器7474x163实现模模11计数器数器q 置数法置数法 m2m2n n 情况情况S0S1S2S3S4S12S11S10S9S8S7S6S5S13S14S15计数到计数到1111时，时，利用同步预置数端利用同步预置数端强制输出为强制输出为01011919用用4 4位二进制计数器位二进制计数器7474x163x163实现模实现模1111计数器计数器q 置数法置数法 m2m2n n 情况情况CLKQ0Q1Q2Q3计数到计数到1111时，时，利用同步预置数端利用同步预置数端强制输出为强制输出为010120207474x163用作余用作余3 3码计数器数器S0S1S2S3S4S12S11S10S9S8S7S6S5S13S14S15S30011S12110021217474x163x163用作余用作余3 3码计数器码计数器11002222 CLKQ0Q1Q2Q3 COUNT34567891011123Q3：十分频，十分频，占空比占空比5023237474x163x163用作用作24212421码计数器码计数器十进制数十进制数2421码码00000100012001030011401005101161100711018111091111S0S1S2S3S4S12S11S10S9S8S7S6S5S13S14S152424分析下面分析下面电路的模路的模为多少？多少？CLKCLRLDENPENTA QAB QBC QCD QD RCO74x163011+5VCLOCKQD QC QB QA0 0 0 00 1 1 00 1 1 11 0 0 01 1 1 01 1 1 1QBQB多少分频？多少分频？QDQD？其它状态？其它状态？2525分析下面电路的模为多少？分析下面电路的模为多少？CLKCLRLDENPENTA QAB QBC QCD QD RCO74x16301+5VCLOCK模模12计数器计数器QD：12分频分频占空比占空比502626利用利用74X163和必要的和必要的门电路路设计一模一模14计数数器，器，计数序列数序列为：1、2、3、4、5、6、7、8、9、10、11、12、13、15、1、2.。完成。完成设计并画出并画出电路。路。例例题1101（13）后载入）后载入1111（15）；）；1111（15）后载入）后载入0001（1）；）；27271101（13）后载入）后载入1111（15）；）；1111（15）后载入）后载入0001（1）；）；仿真波形：2828例例题利用利用74x163设计一个模一个模16的同步的同步计数器，数器，输入入GO信号信号仅在在计数数输出出为15时起作用，若起作用，若输入入GO信号信号为0，则计数器数器终止止计数直至数直至GO=1；若；若GO=1，则计数器又从数器又从0开始开始计数数直至直至计至至15。GO信号如何接到信号如何接到ENP、ENT？计满计满16个脉冲后会停下来，直至个脉冲后会停下来，直至GO=1。计数值不是计数值不是1111，计数输出，计数输出+1，计数使能，计数使能CNTEN=1计数值为计数值为1111，GO=1，计数输出，计数输出+1，计数使能，计数使能CNTEN=1GO=0，计数输出不变，计数使能，计数输出不变，计数使能CNTEN=02929GO信号如何接到信号如何接到ENP、ENT？计满计满16个脉冲后会停下来，直至个脉冲后会停下来，直至GO=1。CNTEN计数值不是计数值不是1111，计数输出，计数输出+1，计数使能，计数使能CNTEN=1计数值为计数值为1111，GO=1，计数输出，计数输出+1，计数使能，计数使能CNTEN=1GO=0，计数输出不变，计数使能，计数输出不变，计数使能CNTEN=03030CNTEN？3131ENT用于级联使能，用于级联使能，ENP用于一般使能。用于一般使能。3232其它其它MSI计数器数器74x160、74x1621位十位十进制（制（BCD）加法加法计数器（异、同步清零）数器（异、同步清零）01234567890QAQBQCQDQC、QD都是十分频，但占空比不是都是十分频，但占空比不是503333其它其它MSI计数器数器74x169可逆可逆计数器数器74x160、74x1621位十进制（位十进制（BCD）加法计数器（异、同步清零）加法计数器（异、同步清零）UP/DNUP/DN=1 加法计数（升序）加法计数（升序）UP/DN=0 减法计数（降序）减法计数（降序）使能输入使能输入进位输出进位输出低电平有效低电平有效