资源描述
第二章 单片微机的根本结构 2.1 80C51单片微机的内部结构微型计算机的根本组成有三局部，即中央处理器CPU(通常包括运算器和控制器)+存储器+输入/输出(I/O)接口。假设将组成计算机的根本部件集成在一块芯片上，那么俗称为单片微机。80C51内部结构如图21所示，主要包括中央处理器CPU(算术逻辑部件ALU、控制器等)、只读存储器ROM、随机存取存储器RAM、定时器/计数器、并行I/O口P0P3、串行口、中断系统以及定时控制逻辑电路等。这这些些部部件件通通过过内内部部总总线线连连接接起起来来，根根本本结结构构仍仍然然是是通通用用CPU加加上上外外围围芯芯片片的的结结构构模模式式，但但功功能能单单元元上上的的控控制制与与先先前前相相比比有有重重大大变变化化，采采用用了了特特殊殊功功能能存存放放器器(SFR)进进行行集中控制的方法。集中控制的方法。1.中央处理器中央处理器单单片片微微机机中中的的中中央央处处理理器器CPU是是单单片片微微机机的的核核心心，主主要要完完成成运运算算和和控控制制功功能能，又又增增设设了了“面面向向控控制制的的处处理功能，增强了实时性。理功能，增强了实时性。2.程序存储器程序存储器根根据据内内部部是是否否带带有有程程序序存存储储器器而而形形成成三三种种型型号号：内内部部没没有有程程序序存存储储器器的的称称80C31，内内部部带带ROM的的称称80C51，内内部以部以EPROM代替代替ROM的称的称87C51。目前单片微机的程序存储器有以下几种结构形式：片内只读存储器片内掩膜ROM的特点是程序必须在制作单片微机时写入。片内可编程的ROM可直接由用户进行编程。紫外线可擦除型ROMEPROM型单片微机(如87C51)。EPROM需用紫外线擦除，必须脱机固化，不能在线改写。电可擦除型ROMEEPROM，称为Flash单片微机(如89C51)。EPROM和EEPROM都是可以屡次擦除和编程的，或称MTP的ROM。OTP的ROM，仅允许用户一次编程。片外只读存储器利用单片微机的并行扩展技术可以外扩片外只读存储器。3.数据存储器RAM在单片微机中，用随机存取存储器RAM来存储程序在运行期间的工作变量和数据，所以称为数据存储器。一般在单片微机内部设置一定容量64B至384B的RAM。这样，小容量的数据存储器以高速RAM的形式集成在单片微机内，以加快单片微机运行的速度,还可以使存储器的功耗下降很多。在单片微机中，常把存放器如工作存放器、特殊功能存放器、堆栈等在逻辑上划分在片内RAM空间中，所以可将单片微机内部RAM看成是存放器堆，有利于提高运行速度。当内部RAM容量不够时，还可通过串行总线或并行总线外扩数据存储器。4.并行I/O口单片微机往往提供了许多功能强、使用灵活的并行输入/输出引脚，用于检测与控制。有些I/O引脚还具有多种功能，比方可以作为数据总线的数据线、地址总线的地址线、控制总线的控制线等。单片微机I/O引脚的驱动能力也逐渐增大，甚至可以直接驱动外扩的LED显示器。5.串行串行I/O口口目目前前高高档档8位位单单片片微微机机均均设设置置了了全全双双工工串串行行I/O口口，用用以以实实现现与与某某些些终终端端设设备备进进行行串串行行通通信信，或或者者和和一一些些特特殊殊功功能能的的器器件件相相连连的的能能力力，甚甚至至用用多多个个单单片片微微机机相相连连构构成成多多机机系系统统。随随着着应应用用的的拓拓宽宽，有有些些型型号号的的单单片片微微机机内内部部还包含有二个串行还包含有二个串行I/O口。口。6.定时器定时器/计数器计数器在在单单片片微微机机的的实实际际应应用用中中，往往往往需需要要精精确确的的定定时时，或或者者需需对对外外部部事事件件进进行行计计数数。为为了了减减少少软软件件开开销销和和提提高高单单片片微微机机的的实实时时控控制制能能力力，因因而而均均在在单单片片微微机机内内部部设设置置定定时时器器/计计数数器器电电路路。80C51共共有有二二个个16位位的的定定时时器器/计计数数器器，80C52那么有三个那么有三个16位的定时器位的定时器/计数器。计数器。7.中断系统中断系统80C51单片微机的中断功能较强，具有内、外共五个单片微机的中断功能较强，具有内、外共五个中断源，二个中断优先级。中断源，二个中断优先级。8定时电路及元件定时电路及元件计计算算机机的的整整个个工工作作是是在在时时钟钟信信号号的的驱驱动动下下，按按照照严严格格的的时时序序有有规规律律地地一一个个节节拍拍一一个个节节拍拍地地执执行行各各种种操操作作。单单片片微微机机内内部部设设有有定定时时电电路路，只只需需外外接接振振荡荡元元件件即即可可工工作作。外外接接振振荡荡元元件件一一般般选选用用晶晶体体振振荡荡器器，或或用用价价廉廉的的RC振振荡荡器器，也也可可用用外外部部时时钟钟源源，作作为为振振荡荡元元件件。近近来来有有的的单单片片微微机机将将振荡元件也集成在芯片内部。振荡元件也集成在芯片内部。2.2 80C51单片微机的引脚及其功能单片微机的引脚及其功能80C51有有40引脚双列直插引脚双列直插DIP、44引脚引脚(PLCC)和和44引脚引脚PQFP/TQFP封装形式。封装形式。80C5180C52的封装及逻辑图如图的封装及逻辑图如图22所示。所示。在某些场合，不需通过并行总线扩展芯片，在某些场合，不需通过并行总线扩展芯片，这时常采用这时常采用20引脚双列直插引脚双列直插DIP甚至仅甚至仅14引脚引脚的单片微机，如的单片微机，如ATMEL公司的公司的1051/2051/4051单单片微机等，或片微机等，或PHILIPS公司的公司的P87LPC764单片微单片微机。他们的封装及引脚见图机。他们的封装及引脚见图23。按引脚的功能可分为三局部按引脚的功能可分为三局部：1.电源和晶振：电源和晶振：Vcc运行和程序校验时接电源正端。运行和程序校验时接电源正端。Vss接地。接地。XTAL1输输入入到到单单片片微微机机内内部部振振荡荡器器的的反反相相放放大大器器。当当采采用用外外部部振振荡荡器器时时，对对HMOS单单片片微微机机,此此引引脚脚应接地；对应接地；对CHMOS单片微机，此引脚作驱动端。单片微机，此引脚作驱动端。XTAL2反反相相放放大大器器的的输输出出，输输入入到到内内部部时时钟钟发生器。当采用外部振荡器时，发生器。当采用外部振荡器时，XTAL2 接收振荡器信号。接收振荡器信号。2.I/O：共共4个口，个口，32根根I/O线。线。P08位、漏极开路的双向位、漏极开路的双向I/O口。口。当使用片外存储器当使用片外存储器ROM及及RAM时，作低八位时，作低八位地址和数据总线分时复用。地址和数据总线分时复用。P0口作为总线时能驱动口作为总线时能驱动8个个LSTTL负载。负载。P18位、准双向位、准双向I/O口。口。在编程在编程/校验期间，用做输入低位字节地址。校验期间，用做输入低位字节地址。P1口可以驱动口可以驱动4个个LSTTL负载。负载。对于对于80C52，P1.0T2，是定时器，是定时器2的计数输入端；的计数输入端；P1.1T2EX，是定时器，是定时器2的外部输入端。的外部输入端。读两个特殊引脚的输出锁存器时应由程序置读两个特殊引脚的输出锁存器时应由程序置1。P28位、准双向位、准双向I/O口。口。当当使使用用片片外外存存储储器器ROM及及RAM时时，输输出出高高8位位地址。地址。在编程在编程/校验期间，接收高位字节地址。校验期间，接收高位字节地址。P2口可以驱动口可以驱动4个个LSTTL负载。负载。P38位、准双向位、准双向I/O口，具有内部上拉电路。口，具有内部上拉电路。P3提提供供各各种种替替代代功功能能。在在提提供供这这些些功功能能时时，其其输输出出锁锁存器应由程序置存器应由程序置1。P3口可以输口可以输入入/输出输出4个个LSTTL负载。负载。串行口：串行口：P30RXD串行输入口。串行输入口。P31TXD串行输出口。串行输出口。中断：中断：P32外部中断外部中断0输入。输入。P33外部中断外部中断1输入。输入。定时器计数器：定时器计数器：P34定时器定时器/计数器计数器T0的外部输入。的外部输入。P35定时器定时器/计数器计数器T1的外部输入。的外部输入。数据存储器选通：数据存储器选通：P36WR低电平有效，输出，片外存储器写选通。低电平有效，输出，片外存储器写选通。P37RD低电平有效，输出，片外存储器读选通。低电平有效，输出，片外存储器读选通。3.控制线：共控制线：共4根。根。RST复复位位输输入入信信号号，高高电电平平有有效效。在在振振荡荡器器工工作作时时，在在RST上上作作用用两两个个机机器器周周期期以以上上的的高高电电平平，将将器器件件复复位。位。EA/Vpp片片外外程程序序存存储储器器访访问问允允许许信信号号，低低电电平平有有效效。EA=1，选选择择片片内内程程序序存存储储器器(80C51为为4KB，80C52为为8KB)；EA=0，那那么么程程序序存存储储器器全全部部在在片片外外而而不不管管片片内内是是否有程序存储器。否有程序存储器。使使用用80C31时时，必必须须接接地地，使使用用8751编编程程时时，施施加加21V的编程电压。的编程电压。ALE/PROG地址锁存允许信号，输出。地址锁存允许信号，输出。在在访访问问片片外外存存储储器器或或I/O时时，用用于于锁锁存存低低八八位位地地址址，以实现低八位地址与数据的隔离。以实现低八位地址与数据的隔离。由于ALE以1/6的振荡频率固定速率输出，可作为对外输出的时钟或用作外部定时脉冲。在EPROM编程期间，作输入。输入编程脉冲PROG。ALE可以驱动8个LSTTL负载。PSEN片外程序存储器读选通信号，低电平有效。在从片外程序存储器取指期间，在每个机器周期中，当有效时，程序存储器的内容被送上P0口数据总线。可以驱动8个LSTTL负载。2.3 80C51 CPU的结构和特点的结构和特点中央处理器CPU是单片微机内部的核心部件，主要包括控制器、运算器和工作存放器及时序电路。中央控制器中央控制器中中央央控控制制器器是是识识别别指指令令，并并根根据据指指令令性性质质控控制制计计算算机机各各组组成成部部件件进进行行工工作作的的部部件件，与与运运算算器器一一起起构构成成中中央央处处理理器器。在在80C51单单片片机机中中，控控制制器器包包括括程程序序计计数数器器PC、程程序序地地址址存存放放器器、指指令令存存放放器器IR、指指令令译译码码器器、条条件件转转移移逻逻辑电路及定时控制逻辑电路。辑电路及定时控制逻辑电路。其其功功能能是是控控制制指指令令的的读读出出、译译码码和和执执行行，对对指指令令的的执执行行过过程程进进行行定定时时控控制制，并并根根据据执执行行结结果果断断定定是是否否分分支支转转移。移。1.程序计数器程序计数器PC程程序序计计数数器器PCProgramCounter是是一一个个独独立立的的计计数数器器，不不属属于于内内部部的的特特殊殊功功能能存存放放器器。PC中中存存放放的的是是下下一一条将要从程序存储器中取出的指令的地址。条将要从程序存储器中取出的指令的地址。其其根根本本的的工工作作过过程程是是：读读指指令令时时，程程序序计计数数器器PC将将其其中中的的数数作作为为所所取取指指令令的的地地址址输输出出给给程程序序存存储储器器，然然后后程程序序存存储储器器按按此此地地址址输输出出指指令令字字节节，同同时时程程序序计计数数器器PC本本身身自自动加动加1，指向下一条指令地址。，指向下一条指令地址。程序计数器程序计数器PC变化的轨迹决定程序的流程。变化的轨迹决定程序的流程。在在执执行行条条件件转转移移或或无无条条件件转转移移指指令令时时，程程序序计计数数器器将将被被置入转移的目的地址，程序的流向发生变化。置入转移的目的地址，程序的流向发生变化。在在执执行行调调用用指指令令或或响响应应中中断断时时，将将子子程程序序的的入入口口地地址址或或者者中断矢量地址送入中断矢量地址送入PC，程序流向发生变化。，程序流向发生变化。2.数据指针数据指针DPTRDPTR是是一一个个16位位的的特特殊殊功功能能存存放放器器，主主要要功功能能是是作作为为片片外外数数据据存存储储器器或或I/O寻寻址址用用的的地地址址存存放放器器间间接接寻寻址址，故故称称为为数数据据存存储储器器地地址址指指针针。访访问问片片外外数数据据存存储储器器或或I/O的的指令为：指令为：MOVXA，DPTR读读MOVXDPTR，A写写DPTR存存放放器器也也可可以以作作为为访访问问程程序序存存储储器器时时的的基基址址存存放放器器。这这时寻址程序存储器中的表格、常数等单元，而不是寻址指令。时寻址程序存储器中的表格、常数等单元，而不是寻址指令。MOVCA，ADPTRJMPADPTRDPTR存存放放器器既既可可以以作作为为一一个个16位位存存放放器器处处理理，也也可可以以作作为为两个两个8位存放器处理，其高位存放器处理，其高8位用位用DPH表示，低表示，低8位用位用DPL表示。表示。3.指令存放器指令存放器IR、指令译码器及控制逻辑、指令译码器及控制逻辑指指令令存存放放器器IR是是用用来来存存放放指指令令操操作作码码的的专专用用存存放放器器。执执行行程程序序时时，首首先先进进行行程程序序存存储储器器的的读读操操作作，也也就就是是根根据据程程序序计计数数器器给给出出的的地地址址从从程程序序存存储储器器中中取取出出指指令令，送送指指令令存存放放器器IR，IR的的输输出出送送指指令令译译码码器器；然然后后由由指指令令译译码码器器对对该该指指令令进进行行译译码码，译译码码结果送定时控制逻辑电路，如图结果送定时控制逻辑电路，如图24所示。所示。定定时时控控制制逻逻辑辑电电路路那那么么根根据据指指令令的的性性质质发发出出一一系系列列定定时控制信号，控制计算机的各组成部件进行相应时控制信号，控制计算机的各组成部件进行相应的的工工作，执行指令。作，执行指令。条条件件转转移移逻逻辑辑电电路路主主要要用用来来控控制制程程序序的的分分支支转转移移在在80C51中中，转转移移条条件件也也可可分分为为两两局局部部。一一局局部部是是内内部部条条件件,即即程程序序状状态态标标志志位位PSW和和累累加加器器的的零零状状态态。另另一一局局部部是是外外部条件，即部条件，即F0和所有位寻址空间的状态。和所有位寻址空间的状态。2.3.2 运算器运算器运算器主要用来实现对操作数的算术逻辑运算和位操作运算器主要用来实现对操作数的算术逻辑运算和位操作的。如对传送到的。如对传送到CPU的数据进行加、减、乘、除、比较、的数据进行加、减、乘、除、比较、BCD码校正等算术运算；码校正等算术运算；“与、与、“或、或、“异或等逻辑操作；异或等逻辑操作；移位、置位、清零、取反、加移位、置位、清零、取反、加1、减、减1等操作。等操作。80C51的的ALU还具有极强的位处理功能，如位置还具有极强的位处理功能，如位置1、位清、位清零、位零、位“与、位与、位“或等操作，对或等操作，对“面向控制特别有用。面向控制特别有用。运算器主要包括算术逻辑运算单元运算器主要包括算术逻辑运算单元ALU、累加器、累加器ACCA、暂存存放器、暂存存放器、B存放器、程序状态标志存放器存放器、程序状态标志存放器PSW以及以及BCD码运算修正电路等。码运算修正电路等。1.算术逻辑运算单元算术逻辑运算单元ALUALU实质上是全加器，结构参见图实质上是全加器，结构参见图25。ALU有两个输入：有两个输入：通过暂存器通过暂存器1的输入：输入数据来自存放器、直接寻址单的输入：输入数据来自存放器、直接寻址单元含元含I/O口、内部口、内部RAM、存放器、存放器B或是立即数。或是立即数。通过暂存器通过暂存器2或累加器或累加器ACC的输入：通过暂存器的输入：通过暂存器2的运算的运算的指令有的指令有ANLdirect，data、ORLdirect，data、XRLdirect，data。其它的运算，其输入之一大多数也要通过累加器其它的运算，其输入之一大多数也要通过累加器ACC。ALU有两个输出有两个输出:数数据据经经过过运运算算后后，其其结结果果又又通通过过内内部部总总线线送回到累加器中；送回到累加器中；数数据据运运算算后后产产生生的的标标志志位位输输出出至至程程序序状状态态字字PSW。2.累加器累加器A累累加加器器A是是CPU中中使使用用最最频频繁繁的的一一个个八八位位专专用用存存放放器器，简简称称ACC或或A存存放放器器。主主要要功功能能：累累加加器器A存存放放操操作作数数，是是ALU单单元元的的输输入入之之一一，也也是是ALU运运算结果的暂存单元。算结果的暂存单元。由由于于累累加加器器的的“瓶瓶颈颈作作用用制制约约着着单单片片微微机机运运算算速速度度的的提提高高，人人们们又又推推出出存存放放器器阵阵列列来来代代替替累累加加器器，赋赋予予更更多多存存放放器器以以累累加加器器功功能能，形形成成了了多多累累加加器器结结构构，比比方方Inter公公司司的的MCS-96系系列列中中的的8098十十六六位位单单片片微微机。机。3B存放器存放器B存存放放器器在在乘乘法法和和除除法法指指令令中中作作为为ALU的的输输入入之之一一。乘乘法法中中，ALU的的两两个个输输入入分分别别为为A、B，运运算算结结果果存存放放在在AB存存放放器器对中对中A中放积的低中放积的低8位，位，B中放积的高中放积的高8位。位。除除法法中中，被被除除数数取取自自A，除除数数取取自自B，商商数数存存放放于于A，余余数数存存放于放于B。在在其其它它情情况况下下，B存存放放器器可可以以作作为为内内部部RAM中中的的一一个个单单元元来来使用。使用。4.程序状态字程序状态字PSW程程序序状状态态字字PSWProgramStatusWord是是一一个个逐逐位定义的位定义的8位存放器，其内容的主位存放器，其内容的主 要要局局部部是是算算术术逻逻辑辑运运算算单单元元ALU的的输输出出。其其中中有有些些位位是是根根据据指指令令执执行行结结果果，由由硬硬件自动生成，而有些位状态可用软件方法设定。件自动生成，而有些位状态可用软件方法设定。一些条件转移指令就是根据一些条件转移指令就是根据PSW中的相关标志中的相关标志 位位的的状状态态，来来实实现现程程序序的的条条件件转转移移。它它是是一一个个程程序序可可访访问问的的存存放放器器，而且可以按位访问。而且可以按位访问。其其中中，除除PSW1保保存存位位、RS1和和RS0工工作作存存放放器器组组选选择择控控制制位位及及用用户户标标志志F0之之外外，其其他他四四位位：奇奇偶偶校校验验位位P、溢溢出出标标志志位位OV、辅辅助助进进位位标标志志位位AC及及进进位位标标志志位位CY都是都是ALU运算结果的直接输出。运算结果的直接输出。P(PSW0)奇偶标志位。奇偶标志位。每个指令周期都由硬件来置位或去除。每个指令周期都由硬件来置位或去除。用用以以表表示示累累加加器器A中中值值为为1的的个个数数的的奇奇偶偶性性：假假设设累累加加器器值值为为1的的位位数数是是奇奇数数，P置置位位奇奇校校验验；否否那那么么P去去除除(偶校验偶校验)。CY AC F0RS1 RS0 OV P在串行通信中，常以传送奇偶校验位来检验传输数据的可靠性。通常将P置入串行帧中的奇偶校验位。OV(PSW2)溢出标志位。当执行运算指令时，由硬件置位或去除，以指示运算是否产生溢出，OV置位表示运算结果超出了目的存放器A所能表示的带符号数的范围一128127。假设以Ci表示位i向位il有进位，那么OV=C6C7；当位6向位7有进位(借位)而位7不向CY进位(借位)时；或当位7向C进位(借位)而位6不向位7进位(借位)时OV标志置位，表示带符号数运算时运算结果是错误的；否那么，去除OV标志，运算个结果正确。对于MUL乘法，当A、B两个乘数的积超过255时OV置位；否那么，OV0。因此，假设OV0时，只需从A存放器中取积；假设OV1时，那么需从B、A存放器对中取积。对于DIV除法，假设除数为0时，OV=1；否那么，OV=0。RS1、RS0(PSW.4、PSW.3)工作存放器组选择位用于设定当前工作存放器的组号。工作存放器共有四组，其对应关系见表21AC(PSW6)辅助进位标志位。当进行加法或减法运算时，假设低4位向高4位数发生进位或借位时AC将被硬件置位；否那么，被去除。在十进制调整指令DA中要用到AC标志位状态。CY(PSW7)进位标志位。在进行算术运算时，可以被硬件置位或去除，以表示运算结果中高位是否有进位或借位。在布尔处理机中CY被认为是位累加器。F0(PSW5)用户标志位。开机时该位为“0。用户可根据需要，通过位操作指令置“l或者清“0。2.3.3 时钟电路及时钟电路及CPU的工作时序的工作时序时钟电路用于产生单片微机工作所需要的时钟信号。时钟电路用于产生单片微机工作所需要的时钟信号。时序所研究的是指令执行中各信号之间的相互关系。时序所研究的是指令执行中各信号之间的相互关系。单片微机本身就如一个复杂的同步时序电路。单片微机本身就如一个复杂的同步时序电路。1.时钟电路时钟电路在在80C51内内带带有有时时钟钟电电路路，只只需需要要在在片片外外通通过过XTALI和和XTAL2引引脚脚接接入入定定时时控控制制元元件件晶晶体体振振荡荡器器和和电电容容，即即可可构构成成一一个个稳稳定定的的自自激激振振荡荡器器。在在80C51芯芯片片内内部部有有一一个个高高增增益益反反相相放放大大器器，而而在在芯芯片片的的外外部部，XTAL1和和XTAL2之之间间跨跨接晶体振荡器和微调电容。接晶体振荡器和微调电容。80C51的时钟电路如图的时钟电路如图26所示。所示。由由图图可可见见，时时钟钟电电路路由由以以下下几几局局部部组组成成：振振荡荡器器及及定定时时控控制制元件、时钟发生器、地址锁存允许信号元件、时钟发生器、地址锁存允许信号ALE。振荡器及定时控制元件振荡器及定时控制元件在在80C51芯芯片片内内部部有有一一个个高高增增益益反反相相放放大大器器，其其输输入入端端为为芯片引脚芯片引脚XTAL1，其输出端为引脚，其输出端为引脚XTAL2。只只需需要要在在片片外外通通过过XTAL1和和XTAL2引引脚脚跨跨接接晶晶体体振振荡荡器器和和微微调调电电容容，形形成成反反响响电电路路，振振荡荡器器即即可可工工作作。振振荡荡器器的的结结构和振荡电路原理如图构和振荡电路原理如图27所示。所示。振振荡荡器器的的工工作作可可以以由由PD位位特特殊殊功功能能存存放放器器PCON中中的的一一位位控控制制。当当PD置置1时时，振振荡荡器器停停止止工工作作，系系统统进进入低功耗工作状态。入低功耗工作状态。振振荡荡器器的的工工作作频频率率一一般般在在1.212MHz之之间间，由由于于制制造造工工艺艺的的改改进进，有有些些单单片片微微机机的的频频率率范范围围正正向向两两端端延延伸伸，高端可达高端可达40MHZ，低端可达，低端可达0Hz。在在由由多多片片单单片片微微机机组组成成的的系系统统中中，为为了了各各单单片片微微机机之之间间时时钟钟信信号号的的同同步步，应应当当引引入入唯唯一一的的公公用用外外部部脉脉冲冲信信号号作为各单片微机的振荡脉冲。作为各单片微机的振荡脉冲。当由外部输入时钟信号时，外部信号接入XTAL1端，XTAL2端悬空不用。对外部信号的占空比没有要求，上下电平持续时间应不小于20us。内部时钟发生器内部时钟发生器实质上是一个2分频的触发器。其输入由振荡器引入的，输出为两个节拍的时钟信号。输出的前半周期，节拍1P1信号有效；后半周期，节拍2P2信号有效。每个输出周期为一个计算机CPU的状态周期，即时钟发生器的输出为状态时钟。每个状态周期内包括一个P1节拍和一个P2节拍，形成CPU内的根本定时时钟。ALE信号一般地说，状态时钟经过3分频之后，产生ALE引脚上的信号输出。2时序定时单位时序定时单位单单片片微微机机执执行行指指令令是是在在时时序序电电路路的的控控制制下下一一步步一一步步进进行行的的。时时序序是是用用定定时时单单位位来来说说明明的的。80C51的的时时序序定定时时单单位位共共有有4个个：节节拍、状态、机器周期和指令周期。拍、状态、机器周期和指令周期。1节拍节拍P把振荡脉冲的周期称为节拍。把振荡脉冲的周期称为节拍。2状态状态S一一个个状状态态S包包含含两两个个节节拍拍，其其前前半半周周期期对对应应的的节节拍拍叫叫P1，后后半半周周期对应的节拍叫期对应的节拍叫P23机器周期机器周期80C51采用定时控制方式，因此它有固定的机器周期。采用定时控制方式，因此它有固定的机器周期。规规定定一一个个机机器器周周期期的的宽宽度度为为6个个状状态态，并并依依次次表表示示为为S1S6。由由于于一一个个机机器器周周期期共共有有12个个振振荡荡脉脉冲冲周周期期，因因此此机机器器周周期期就就是振荡脉冲的是振荡脉冲的12分频。分频。当当振振荡荡脉脉冲冲频频率率为为12MHZ时时，一一个个机机器器周周期期为为lS；当振荡脉冲频率为当振荡脉冲频率为6MHZ时，一个机器周期为时，一个机器周期为2S。机器周期是单片微机的最小时间单位。机器周期是单片微机的最小时间单位。4指令周期指令周期执执行行一一条条指指令令所所需需要要的的时时间间称称为为指指令令周周期期。它它是是最最大大的的时时序序定定时时单单位位。80C51的的指指令令周周期期根根据据指指令令的的不不同同，可可包包含含有有一一、二二、三三、四四个个机机器器周周期期。当当振振荡荡脉脉冲冲频频率率为为12MHZ时时，80C51的的一一条条指指令令执执行行的的时时间间最最短短为为lS，最最长长为为4S。3.80C51指令时序指令时序80C51共共有有111条条指指令令，全全部部指指令令按按其其长长度度可可分分为为单单字字节指令、双字节指令和三字节指令。节指令、双字节指令和三字节指令。图图28所所表表示示的的是是几几种种典典型型单单机机器器周周期期和和双双机机器器周周期期指指令令的时序。的时序。单机器周期指令，如图单机器周期指令，如图28a、b所示。所示。双双字字节节时时，执执行行在在S1P2开开始始，操操作作码码被被读读入入指指令令存存放放器器；在在S4P2时时，再再读读入入第第二二个个字字节节。单单字字节节时时，执执行行在在S1P2开开始始，操操作作码码被被读读入入指指令令存存放放器器；在在S4P2时时仍仍有有读读操操作作，但但被被读读入入的字节即下一操作码被忽略，且此时的字节即下一操作码被忽略，且此时PC并不增量。并不增量。以上两种情况均在以上两种情况均在S6P2时结束操作。时结束操作。双机器周期指令，如图双机器周期指令，如图28c、d所示。所示。双字节时，执行在S1P2开始，操作码被读入指令存放器；在S4P2时，再读入的字节被忽略。由S5开始送出外部数据存储器的地址，随后是读或写的操作。在读、写期间，ALE不输出有效信号。在第二个机器周期，片外数据存储器也寻址和选通，但不产生取指操作。单字节时，执行在S1P2开始，在整个两个机器周期中，共发生四次读操作，但是后三次操作都无效。一般，算术/逻辑操作发生在节拍1期间，内部存放器对存放器的传送发生在节拍2期间。图中的ALE信号是为地址锁存而定义的，该信号每有效一次对应单片微机进行一次读指令操作。ALE信号以振荡脉冲六分之一的频率出现，因此在一个机器周期中，ALE信号两次有效，第一次在S1P2和S2P1期间，第二次在S4P2和S5P1期间，有效宽度为一个状态周期S。1单字节单周期指令例如INCA只需进行一次读指令操作。当第二个ALE有效时，由于PC没有加1，所以读出的还是原指令。2双字节单周期指令例如ADDA，dataALE的两次读操作都是有效的，第一次是读指令操作码，第二次是读指令第二字节。3单字节双周期指令例如INCDPTR两个机器周期共进行四次读指令的操作，但其中后三次的读操作全是无效的。(4)单字节双周期指令例如MOVX类指令MOVX类指令情况有所不同。因为执行这类指令时，先在ROM读取指令，然后对外部RAM进行读/写操作。第一机器周期时，与其它指令一样，第一次读指令操作码有效，第二次读指令操作无效。第二周期时，进行外部RAM访问，此时与ALE信号无关，因此不产生读指令操作。2.4 存储器结构和地址空间存储器结构和地址空间单片微机的存储器有两种根本结构：一种是在通单片微机的存储器有两种根本结构：一种是在通用微型计算机中广泛采用的将程序和数据合用一个存储用微型计算机中广泛采用的将程序和数据合用一个存储器空间的结构，称为普林斯顿器空间的结构，称为普林斯顿Princeton结构；另一结构；另一种是将程序存储器和数据存储器截然分开，分别寻址的种是将程序存储器和数据存储器截然分开，分别寻址的结构，称为哈佛结构，称为哈佛Harvard结构。结构。Intel的的MCS51和和80C51系列单片微机采用哈佛结构。图系列单片微机采用哈佛结构。图29为为80C51单片单片微机存储器映象图。微机存储器映象图。在物理上设有在物理上设有4个存储器空间个存储器空间程序存储器：程序存储器：片内程序存储器；片内程序存储器；片外程序存储器。片外程序存储器。数据存储器：数据存储器：片内数据存储器；片内数据存储器；片外数据存储器。片外数据存储器。在逻辑上设有3个存储器地址空间片内、片外统一的64KB程序存储器地址空间；片内25680C527为384B数据存储器地址空间；片外64KB的数据存储器地址空间。在访问这3个不同的逻辑空间时，应选用不同形式的指令。片内数据存储器空间，在物理上又包含两局部：对于80C51型单片微机，从0127B为片内数据存储器空间；从128256B为特殊功能存放器(SFR)空间仅占用20多个字节。对于80C52型单片微机，从0128B为片内数据存储器空间；从128256B共128个字节是数据存储器和特殊功能存放器地址重叠空间。80C51有三种根本的寻址空间：有三种根本的寻址空间：64KB的片内、外程序存储器寻址空间；的片内、外程序存储器寻址空间；64KB的片外数据存储器寻址空间；的片外数据存储器寻址空间；256或或384B的片内数据存储器寻址空间，其中的片内数据存储器寻址空间，其中包括特殊功能存放器寻址空间。包括特殊功能存放器寻址空间。2.4.l 程序存储器程序存储器80C51单片微机的程序存储器单片微机的程序存储器programmemory用于用于存放经调试正确的应用程序和表格之类的固定常数。由于采用存放经调试正确的应用程序和表格之类的固定常数。由于采用16位的程序计数器位的程序计数器PC和和16位的地址总线，因而其可扩展的地址位的地址总线，因而其可扩展的地址空间为空间为64KB。整个程序存储器可以分为片内和片外两局部。整个程序存储器可以分为片内和片外两局部。CPU访问片内和片外存储器，可由访问片内和片外存储器，可由EA引脚所接的电平来确定：引脚所接的电平来确定：EA引脚接高电平时，程序从片内程序存储器引脚接高电平时，程序从片内程序存储器0000H开开始执行，即访问片内存储器；当始执行，即访问片内存储器；当PC值超出片内值超出片内ROM容量时，容量时，会自动转向片外程序存储器空间执行。会自动转向片外程序存储器空间执行。EA引脚接低电平时，迫使系统全部执行片外程序存储器引脚接低电平时，迫使系统全部执行片外程序存储器0000H开始存放的程序。开始存放的程序。对于片内无对于片内无ROM的的80C31/80C32单片机，应将单片机，应将EA引脚固引脚固定接低电平，以迫使系统全部执行片外程序存储器程序。定接低电平，以迫使系统全部执行片外程序存储器程序。程序存储器的某些单元被保存用于特定的程序入口地址。程序存储器的某些单元被保存用于特定的程序入口地址。由于系统复位后的由于系统复位后的PC地址为地址为0000H，故系统从，故系统从0000H单元单元开始取指，执行程序。从开始取指，执行程序。从0003H002DH单元被保存用于单元被保存用于6个中断源的中断效劳程序的入口地址。个中断源的中断效劳程序的入口地址。以下以下7个特定地址被保存：个特定地址被保存：复位复位0000H外部中断外部中断00003H计时器计时器T0溢出溢出000BH外部中断外部中断10013H计时器计时器T1溢出溢出001BH串行口中断串行口中断0023H计时器计时器T2/T2EX 002BH在在程程序序设设计计时时，通通常常在在这这些些中中断断入入口口处处设设置置无无条条件件转转移移指指令，使之转向对应的中断效劳程序段处执行。令，使之转向对应的中断效劳程序段处执行。片内程序存储器为只读存储器片内程序存储器为只读存储器ROM。存存储储器器的的类类型型有有：掩掩膜膜ROM、OTP一一次次性性编编程程ROM和和 MTP 屡屡 次次 编编 程程 ROM 包包 括括 EPROM及及E2PROM等。等。在在87C51中中为为4 KB的的可可编编程程、可可改改写写的的只只读读存存储储器器是是EPROM；在在89C51中中为为4KB的的可可编编程程、可可改改写写的的只只读读存存储储器器是是EEPROM；而而80C31片片内内没没有有程程序序存存储储器器，使使用用时时必必须由片外进行扩展。须由片外进行扩展。由由于于芯芯片片内内集集成成技技术术的的提提高高，片片内内程程序序存存储储器器的的容容量量做做得得越越来来越越大大，目目前前已已到到达达62KB。一一般般应应用用系系统统中中，已已经经没有必要进行片外程序存储器的扩展。没有必要进行片外程序存储器的扩展。数据存储器数据存储器datamemory由随机存取存储器由随机存取存储器RAM构成，用来存放随机数据。构成，用来存放随机数据。在在80C51中，数据存储器又分片内数据存储器中，数据存储器又分片内数据存储器internaldatamemory和片外数据存储器和片外数据存储器externaldatamemory两局部。两局部。片内数据存储器片内数据存储器IRAM地址只有地址只有8位，因而最大寻位，因而最大寻址范围为址范围为256个字节。个字节。在在80C51中，设置有一个专门的数据存储器的地址指中，设置有一个专门的数据存储器的地址指示器示器数据指针数据指针DPTR，用于访问片外数据存储器，用于访问片外数据存储器ERAM。数据指针。数据指针DPTR也是也是16位的存放器，这样，就使位的存放器，这样，就使80C51具有具有64KB的数据存储器扩展能力。的数据存储器扩展能力。2.4.2 内部数据存储器内部数据存储器片内数据存储器是最灵活的地址空间。它在物理上又分成两个独立的功能不同的区。片内数据RAM区：对80C51，为地址空间的低128B；对80C52，为地址空间的0256B。特殊功能存放器SFR区：地址空间的高128B。对于80C52，高128B的RAM区和SFR区的地址空间是重叠的。究竟访问哪一个区是通过不同的寻址方式来加以区别，即访问高128BRAM区时，选用间接寻址方式；访问SFR区，那么应选用直接寻址方式。图2-10为片内数据存储器的地址空间分布图。片内数据片内数据RAM区区工作存放器区：这是一个用存放器直接寻址的区域，工作存放器区：这是一个用存放器直接寻址的区域，指令的数量最多，均为单周期指令，执行的速度最快。指令的数量最多，均为单周期指令，执行的速度最快。从图从图210中可知，其中片内数据中可知，其中片内数据RAM区的区的03100H1FH，共，共32个单元，是个单元，是4个通用工作存放器组个通用工作存放器组表表2l，每个组包含，每个组包含8个个8位存放器，编号为位存放器，编号为R0R7。在某一时刻，只能选用一个存放器组使用。其选择是通在某一时刻，只能选用一个存放器组使用。其选择是通过软件对程序状态字过软件对程序状态字PSW中的中的RS0、RS1二位的设置二位的设置来实现的。设置来实现的。设置RS0、RS1时，可以对时，可以对PSW字节寻址，也字节寻址，也可以位寻址方式，间接或直接修改可以位寻址方式，间接或直接修改RS0、RS1的内容。通的内容。通常采用后者较方便。常采用后者较方便。例如，假设RS0、RS1均为0，那么选用工作存放器0组为当前工作存放器。现需选用工作存放器组1那么只需将RS0改成l，可用位寻址方式SETBPSW3，PSW3为RS0位的符号地址来实现。累加器ACC、B、DPTR及CY布尔处理器的累加器一般也作为存放器对待。存放器R0、R1通常用做间接寻址时的地址指针。i.位寻址区：从片内数据RAM区的324720H2FH的16个字节单元，共包含128位，是可位寻址的RAM区。这16个字节单元，既可进行字节寻址，又可位寻址。字节地址与位地址之间的关系见表22。这这16个位寻址单元，再加上可位寻址的特殊功能存放器一个位寻址单元，再加上可位寻址的特殊功能存放器一起构成了布尔位处理器的数据存储器空间。在这一存起构成了布尔位处理器的数据存储器空间。在这一存储器空间所有位都是可直接寻址的，即它们都具有位地址。储器空间所有位都是可直接寻址的，即它们都具有位地址。ii.字节寻址区：字节寻址区：从片内数据从片内数据RAM区的区的4812730H7FH，共，共80个字节个字节单元，可以采用直接字节寻址的方法访问。单元，可以采用直接字节寻址的方法访问。对于对于80C52，还有高，还有高128B的数据的数据RAM区。这一区域只能区。这一区域只能采用间接字节寻址的方法访问。采用间接字节寻址的方法访问。iii.堆栈区及堆栈指示器堆栈区及堆栈指示器SP：堆栈是在片内数据堆栈是在片内数据RAM区中，数据先进后出或后进先出的区中，数据先进后出或后进先出的区域。堆栈指示器区域。堆栈指示器stackpointer在在80C51中存放当前的中存放当前的堆栈栈顶所指存储单元地址的一个堆栈栈顶所指存储单元地址的一个8位存放器。位存放器。堆栈有二种形式，一是向上生成，二是向下生成。80C51单片微机的堆栈是向上生成的：即进栈时SP的内容是增加的；出栈时SP的内容是减少的。80C51的堆栈区域可用软件设置堆栈指示器SP的值，在片内数据RAM区中予以定义。系统复位后SP内容为07H。如不重新定义，那么以07H为栈底，压栈的内容从08H单元开始存放。通过软件对SP的内容重新定义，使堆栈区设定在片内数据RAM区中的某一区域内，堆栈深度不能超过片内RAM空间。堆栈是为子程序调用和中断操作而设立的。其具体功能有两个：保护断点和保护现场。在80C51单片微机中，堆栈在子程序调用和中断时会把断点地址自动进栈和出栈，还有对堆栈的进栈和出栈的指令PUSH、POP操作，用于保护现场和恢复现场。由于子程序调用和中断都允许嵌套，并可以多级嵌套，而现由于子程序调用和中断都允许嵌套，并可以多级嵌套，而现场的保护也往往使用堆栈，所以一定要注意给堆栈以一定的场的保护也往往使用堆栈，所以一定要注意给堆栈以一定的深度，以免造成堆栈内容的破坏而引起程序执行的深度，以免造成堆栈内容的破坏而引起程序执行的跑飞。跑飞。特殊功能存放器特殊功能存放器SFR区区特殊功能存放器特殊功能存放器SFRSpecialFunctionRegister是是80C51中各功能部件所对应的存放器，用以存放相应功能部件的控中各功能部件所对应的存放器，用以存放相应功能部件的控制命令、状态或数据的区域。制命令、状态或数据的区域。80C51设有设有128B片内数据片内数据RAM结构的特殊功能存放器空结构的特殊功能存放器空间区。除程序计数器间区。除程序计数器PC和和4个通用工作存放器组外，其余所个通用工作存放器组外，其余所有的存放器都在这个地址空间之内。有的存放器都在这个地址空间之内。对于对于80C51共定义了共定义了21个特殊功能存放器，其名称和字节地个特殊功能存放器，其名称和字节地址列于表址列于表23中。在中。在80C52中，除上述中，除上述80C51的的21个之外，个之外，还增加了还增加了5个特殊功能存放器，共计个特殊功能存放器，共计26个。访问其它地址无个。访问其它地址无效。效。对对于于80C51共共定定义义了了21个个特特殊殊功功能能存存放放器器，其其名名称称和和字字节节地地址址列列于于表表23中中。在在80C52中中，除除上上述述80C51的的21个个之之外外，还还增增加加了了5个个特特殊殊功功能能存存放放器器，共共计计26个个。访访问问其其它地址无效。它地址无效。在在80C51的的21个个80C52的的26个个特特殊殊功功能能存存放放器器中中，字字节节地地址址中中低低位位地地址址为为0H或或8H的的特特殊殊功功能能存存放放器器，除除有有字字节节寻寻址址能能力力外外，还还有有位位寻寻址址能能力力。这这些些特特殊殊功功能能存存放放器器与与位地址的对应关系见表位地址的对应关系见表24。2.4.3 片外数据存储区片外数据存储区片外数据存储器是在外部存放数据的区域，这一区域片外数据存储器是在外部存放数据的区域，这一区域只能用存放器间接寻址的方法访问，所用的存放器为只能用存放器间接寻址的方法访问，所用的存放器为DPTR、R1或或R0。指令助记符为。指令助记符为MOVX。当用当用R0、R1寻址时，由于寻址时，由于R0、R1为为8位存放器，因此位存放器，因此最大寻址范围为最大寻址范围为256B；当用；当用DPTR寻址时，由于寻址时，由于DPTR为为16位位存放器，因此最大寻址范围为存放器，因此最大寻址范围为64KB。2.5 并行输入并行输入/输出端口输出端口80C51共有四个共有四个8位的并行双向口，计有位的并行双向口，计有32根输入输出根输入输出I/O口线。各口的每一位均由锁存器、输出驱动器和口线。各口的每一位均由锁存器、输出驱动器和输入缓冲器所组成。由于它们在结构上的一些差异，故各输入缓冲器所组成。由于它们在结构上的一些差异，故各口的性质和功能也就有了差异。它们之间的异同列于表口的性质和功能也就有了差异。它们之间的异同列于表25。2.5.1 P0口口P0口口是是一一个个多多功功能能的的8位位口口，可可以以字字节节访访问问也也可可位位访访问问，其其字节访问地址为字节访问地址为80H，位访问地址为位访问地址为80H87H。位结构位结构P0口位结构原理图见口位结构原理图见图图211。i.P0口口中中一一个个多多路路开开关关：多多路路开开关关的的输输入入有有两两个个，地地址址数数据据输输出出；输输出出锁锁存存器器的的输输出出/Q。多多路路开开关关的的输输出出用用于于控控制制输输出出FETQ0的的导导通通和和截截止止。多多路路开开关关的的切切换换由由内部控制信号控制。内部控制信号控制。ii.P0口口的的输输出出上上拉拉电电路路I/O口口的的上上拉拉电电路路导导通通和和截截止止受受内内部部控控制制信信号号和和地地址址数数据据信信号号共共同同相相“与与来来控制。控制。iii当当内内部部信信号号置置1时时，多多路路开开关关接接通通地地址址数数据据输输出出端。端。当当地地址址数数据据输输出出线线置置1时时，控控制制上上拉拉电电路路的的“与与门门输输出出为为1，上上拉拉FET导导通通，同同时时地地址址数数据据输输出出通通过过反反相相器器输输出出0，控控制制下下拉拉FET截截止止，这这样样A点点电电位位上上拉拉，地地址址数数据据输输出出线线为为“1。当当地地址址数数据据输输出出线线置置0时时，“与与门门输输出出为为0，上上拉拉FET截截止止，同同时时地地址址数数据据输输出出通通过过反反相相器器输输出出1，控控制制下下拉拉FET导导通通，这样这样A点电位下拉，地址数据输出线为点电位下拉，地址数据输出线为“0。通通过过上上述述分分析析可可以以看看出出，此此时时的的输输出出状状态态随随地地址址数数据据线线而而变变。因因此此，P1口口可可以以作作为为地地址址/数数据据复复用用总总线线使使用用。这这时时上上下下两两个个FET处处于于反反相相，构构成成了了推推拉拉式式的的输输出出电电路路，其其负负载载能能力力大大大增加。此时的大增加。此时的P0口相当一个双向口。口相当一个双向口。由由于于内内部部控控制制信信号号为为0，与与门门关关闭闭，上上拉拉FET截截止止，形形成成P0口的输出电路为漏极开路输出；口的输出电路为漏极开路输出；输出锁存器的Q端引至下拉FET栅极，因此P0口的输出状态由下拉电路决定。在P0口作输出口用时，假设P0i输出1，输出锁存器的Q端为0，下拉FET截止，这时P0i为漏极开路输出；假设P0i输出0，输出锁存器的Q端为0，下拉FET导通，P0i输出低电平。在P0口作输入口用时，为了使P0i能正确读入数据，必须先使P0.i置1。这样，下拉FET也截止，P0i处于悬浮状态。A点的电平由外设的电平而定，通过输入缓冲器读入CPU。这时P0口相当于一个高阻抗的输入口。P0口的功能口的功能作作IO口使用。口使用。相相当当于于一一个个真真正正的的双双向向口口：输输出出锁锁存存、输输入入缓缓冲冲，但但输输入入时时需需先先将将口口置置1；每每根根口口线线可可以以独独立立定定义义为为输输入入或或输输出出。它它具具有双向口的一切特点。有双向口的一切特点。与与其其它它口口的的区区别别是是，输输出出时时为为漏漏极极开开路路输输出出，与与NMOS的的电电路路接接口口时时必必须须要要用用电电阻阻上上拉拉，才才能能有有高高电电平平输输出出；输输入入时时为悬浮状态，为一个高阻抗的输入口。为悬浮状态，为一个高阻抗的输入口。作地址数据复用总线用。作地址数据复用总线用。此此时时P0口口为为一一个个准准双双向向口口。但但是是有有上上拉拉电电阻阻，作作数数据据输输入入时时，口口也也不不是是悬悬浮浮状状态态。作作地地址址数数据据复复用用总总线线用用。作作数数据据总总线线用用时时，输输入入输输出出8位位数数据据D0D7；作作地地址址总总线线用用时时，输输出出低低8位位地地址址A0A7。当当P0口口作作地地址址数数据据复复用用总总线线用用之之后，就再也不能作后，就再也不能作IO口使用了。口使用了。P1口是一个8位口，可以字节访问也可按位访问，其字节访问地址为90H，位访问地址为90H97H。位结构和工作原理P1口的位结构如图212所示。包含输出锁存器、输入缓冲器BUF1读引脚、BUF2读锁存器以及由FET晶体管Q0与上拉电阻组成的输出输入驱动器。P1口的工作过程分析如下：P1.i位作输出口用时：CPU输出0时，D0，Q0，Ql，晶体管Q0导通，A点被下拉为低电平，即输出0；CPU输出1时，Dl，Q1，Q0，晶体管Q0截止，A点被上拉为高电平，即输出l。2.5.2 P1口口P1i位作输入口用时：先向P1i位输出高电平，使A点提升为高电平，此操作称为设置P1i为输入线。假设外设输入为1时A点为高电平，由BUFI读入总线后B点也为高电平；假设外设输入为0时A点为低电平，由BUF1读入总线后B点也为低电平。、P1口的特点输出锁存器，输出时没有条件；输入缓冲，输入时有条件，即需要先将该口设为输入状态，先输出1；工作过程中无高阻悬浮状态，也就是该口不是输入态就是输出态。具有这种特性的口不属于“真正的双向口，而被称为“准双向口。P1口的操作字节操作和位操作CPU对于P1口不仅可以作为一个8位口字节来操作，也可以按位来操作。有关字节操作的指令有：输出：MOV P1，A；P1AMOV P1，data；P1dataMOVP1，direct；P1direct输入：MOVA，P1；AP1MOV direct，Pl；directPl有关位操作的指令有：有关位操作的指令有：置位、去除：置位、去除：SETBP1.i；P1.i1CLR Pli；P1i0输入、输出：输入、输出：MOVP1i，C；P1iCYMOVC，P1i；CYP1.i判跳：判跳：JBP1i，rel；P1.I=1，跳转，跳转JBC P1i，rel；P1.i0，跳转且，跳转且；P1.i0逻辑运算：逻辑运算：ANL C，P1i；CYP1.iCYORLC，P1i；CYP1.iCYP1i中的中的i0，7。P1口口不不仅仅可可以以以以
展开阅读全文