rs触发器讲解ppt课件

第5章 触发器 第第5章章触发器触发器5.1基本基本RS触发器触发器5.2同步同步RS触发器触发器5.3同步同步D触发器触发器5.4同步同步T触发器触发器5.5主从主从JK触发器触发器5.4触发器的逻辑符号及时序图触发器的逻辑符号及时序图第5章 触发器 5.1 基本RS触发器 1第5章 触发器 引言触发器（Flip-Flop简称FF）的特点：双稳态（0态和1态）有记忆能力（存储能力）结构中有反馈线是“最小单元”的时序器件，是组成复杂时序系统的基础。引言触发器（Flip-Flop 简称FF）的特点：2第5章 触发器 FF的分类按结构分：基本型、同步型、主从型、边沿型按功能分：RSFF、DFF、TFF、JKFF重点介绍：重点介绍：基本RSFF、同步RSFF、同步DFF、同步TFF主从DFF边沿JKFF、边沿DFFFF的分类按结构分：3第5章 触发器 5.1基本基本RS触发器触发器5.1.1电路结构和工作原理电路结构和工作原理图51基本RS触发器电路及逻辑符号5.1 基本RS触发器 5.1.1 电路结构和工作原理 4第5章 触发器 要点要点:基本RS触发器是构成各种功能触发器的基本单元，所以称为基本触发器。它可以用两个与非门或两个或非门交叉耦合构成。有两个互补输出端Q和Q Q=1，Q=0时，称触发器处于“1”状态；Q=0,Q=1时，称触发器处于“0”状态。要点:5第5章 触发器 把输入信号作用前的触发器状态称为现在状态(简称现态)，用Qn和Qn(或Q、Q)表示，把在输入信号作用后触发器所进入的状态称为下一状态(简称次态)，用Qn+1和Qn+1表示。工作原理：工作原理：状态表状态表RDSDQn+100不定01010111 Qn置0(复位)状态置1(置位)状态保持状态禁止状态把输入信号作用前的触发器状态称为现在状态(简称现态)，用6第5章 触发器 当当RD=0，SD=0时时，Qn+1=Qn+1=1，破破坏坏了了触触发发器器的的互互补补输输出出关关系系，且且当当RD、SD同同时时从从0变变化化为为1时时，由由于于门门的的延延迟迟时时间间不不一一致致，使使触触发发器器的的次次态态不不确确定定，即即Qn+1=X，这这种种情情况况是是不不允允许许的的。规规定定输输入入信信号号RD、SD不不能能同同时时为为0，它它们应遵循们应遵循RD+SD=1的约束条件。的约束条件。基基本本RS触触发发器器具具有有置置0、置置1和和保保持持的的逻逻辑辑功功能能，SD称称为为置置1端端或或置置位位(SET)端端，RD称称为为置置0或或复复位位(RESET)端端(RD、SD低电平有效低电平有效),也称为置位也称为置位复位复位(Set-Reset)触发器。触发器。当RD=0，SD=0时，Qn+1=Qn+1=7第5章 触发器 5.1.2基本基本RS触发器的功能描述方法触发器的功能描述方法（5种）种）1.状态转移真值表状态转移真值表(状态表状态表)简化法5.1.2 基本RS触发器的功能描述方法（5种）8第5章 触发器 2.特征方程特征方程(状态方程状态方程)描述触发器逻辑功能的函数表达式称为特征方程或状态方程。(约束条件)图52次态卡诺图 2.特征方程(状态方程)(约束条件)9第5章 触发器 3.状态转移图状态转移图(状态图状态图)用图形方式来描述触发器的状态转移规律。用图形方式来描述触发器的状态转移规律。两个圆圈分别表示触发器的两个稳定状态，箭头表示在输入信号作用下状态转移的方向，箭头旁的标注表示转移条件。图53基本RS触发器的状态图 3.状态转移图(状态图)图 5 3 10第5章 触发器 表52基本RS触发器的激励表Qn Q n+1RDSD000110111100114、激励表、激励表激励表(也称驱动表)是表示触发器由当前状态Qn转至确定的下一状态Qn+1时，对输入信号的要求。表 5 2 基本RS触发器的激励表 Qn 11第5章 触发器 5.波形图波形图（时序图）（时序图）工作波形图又称时序图，它反映了触发器的输出状态随时间和输入信号变化的规律，是实验中可观察到的波形。图54基本RS触发器波形图禁止状态5.波形图（时序图）工作波形图又称时序图，12第5章 触发器 5.2同步触发器同步触发器1、结构及符号、结构及符号同步RS触发器是在基本RS触发器基础上加两个与非门构成的，其逻辑电路及逻辑符号分别如图5-5(a)、(b)所示。图中C、D门构成触发引导电路，R为置0端，S为置1端，CP为时钟输入端(Clock-Pulse)。从图5-5(a)看出，其中基本RS触发器的输入函数为5.2 同步触发器 1、结构及符号 同步RS13第5章 触发器 rs触发器讲解ppt课件14第5章 触发器 功能表功能表CP=1时表5-3同步同步RS触发器的特征方程为触发器的特征方程为(约束条件)(5-2)R SQn+100011011Qn10功能表 CP=1时 15第5章 触发器 注：同步RS触发器是在R和S分别为1时清“0”和置“1”，称为R、S高电平有效，所以逻辑符号的R、S输入端不加小圆圈。表54钟控RS触发器激励表Qn Qn+1RS00011011001100注：同步RS触发器是在R和S分别为1时清“0”和置“1”，称16第5章 触发器 图56同步RS触发器的状态图和波形图(a)状态转移图；(b)时序波形禁止图 5 6 同步RS触发器的状态图和波形图(a)状17第5章 触发器 5.3同步同步D触发器触发器为了解决R、S之间有约束问题，将同步RSFF的R端接至D门的输出端，并将S改为D，形成同步D触发器图5-7D触发器(a)逻辑电路；(b)逻辑符号5.3 同步D触发器 为了解决R、S之间18第5章 触发器（2）当CP=1时，SD=D，RD=D，代入基本RS触发器的特征方程得出钟控D触发器的特征方程为同理，可以得出同步D触发器在CP=1时的状态转移真值表(表5-5)、激励表(表5-6)和状态图(图5-8)。分析：（1）当CP=0时，SD=1，RD=1，触发器状态维持不变。分析：19第5章 触发器 图5-8D触发器状态图图 5-8 D触发器状态图 20第5章 触发器 表55D触发器状态转移真值表DQn+10101 Qn Qn+1D000110110101表表56触发器激励表触发器激励表表 5 5 D触发器状态转移真值表 DQn+100 21第5章 触发器 时序波形(设初态为0)CPD同步触发器存在的问题:空翻问题原因:CP=1期间,输入信号均有效,有干扰也无法杜绝.时序波形(设初态为0)CPD同步触发器存在的问题:空翻问题22第5章 触发器 5.4同步同步T触发器触发器同步T触发器的逻辑电路及符号分别如图5-9(a)、(b)所示。从图中看出，它是将同步RS触发器的互补输出Q和Q分别接至原来的R和S输入端，并在触发引导门的输入端加T输入信号而构成的。这时等效的R、S输入信号为由于Qn和Qn互补，它不可能出现SR=11的情况，因此这种结构也解决了R、S之间的约束问题。5.4 同步T触发器 同步T触发器的逻辑电路23第5章 触发器 图59T触发器(a)逻辑电路；(b)逻辑符号图 5 9 T触发器(a)逻辑电路；(b)逻辑符24第5章 触发器 由图5-9(a)可见：当CP=0时，SD=1，RD=1，触发器状态维持不变。当CP=1时，代入基本RS触发器的特征方程得出钟控T触发器的特征方程为由图5-9(a)可见：当CP=0时，SD=25第5章 触发器 rs触发器讲解ppt课件26第5章 触发器 5.5主从主从JK触发器触发器图5-14主从触发器框图1.主从主从JK触发器工作原理触发器工作原理5.5 主从JK触发器 图 5-14 主从触发器框图 127第5章 触发器 图5-15主从JK触发器逻辑图它由两个同步RS触发器构成，其中1门4门组成从触发器，5门8门组成主触发器RDSD图 5-15 主从JK触发器逻辑图它由两个同步RS触发器构成28第5章 触发器 当CP=1时，CP=0，从触发器被封锁，输出状态不变化。此时主触发器输入门打开，接收J、K输入信息，将代入基本RSFF特性方程得出(5-7)当CP=0时，CP=1，主触发器被封锁，禁止接受J、K信号,主触发器维持原态；从触发器输入门被打开，从触发器按照主触发器的状态翻转，其中：当CP=1时，CP=0，从触发器被封锁，输29第5章 触发器 则即将主触发器的状态转移到从触发器的输出端，从触发器的状态和主触发器一致。将主代入式(5-7)可得则 即将主触发器的状态转移到从触发器的输出端，从触发器的状态30第5章 触发器 讨论主从讨论主从JK触发器优缺点触发器优缺点:CP=1时，可按JK触发器的特性来决定主触发器的状态，在CP下降沿(10时)从触发器的输出才改变一次状态。综上所述，主从JK触发器防止了空翻，其工作优点：输出状态变化的时刻在时钟的下降沿。输出状态如何变化，则由时钟CP下降沿到来前一瞬间的J、K值按JK触发器的特征方程来决定。讨论主从JK触发器优缺点:31第5章 触发器 缺点缺点:主从主从JK触发器的一次翻转触发器的一次翻转主从JK触发器虽然防止了空翻现象，但还存在一次翻转现象，可能会使触发器产生错误动作，因而限制了它的使用。所谓一次翻转现象是指在CP=1期间，主触发器接收了输入激励信号发生一次翻转后，主触发器状态就一直保持不变，它不再随输入激励信号J、K的变化而变化。缺点:主从JK触发器的一次翻转 主从JK触发器32第5章 触发器 例如，设，如果在CP=1期间J、K发生了多次变化，如图5-16所示。其中第一次变化发生在t1，此时J=K=1，从触发器输出Qn=0，因而RD主=KQn=1，从而主触发器发生一次翻转，即。在t2瞬间，J=0,K=1,，主触发器状态不变。由于CP=1期间Qn=0，图5-15中7门一直被封锁，RD主=1，因此t3时刻K变化不起作用，一直保持不变。当CP下降沿来到时，从触发器的状态为。这就是一次翻转情况，它和CP下降沿来到时由当时的J、K值(J=0,K=1)所确定的状态Qn+1=0不一致，即一次翻转会使触发器产生错误动作。例如，设 33第5章 触发器 图5-16主从JK触发器的一次翻转图 5-16 主从JK触发器的一次翻转 34第5章 触发器 若是在CP=1时，J、K信号发生了变化，就不能根据CP下降沿时的J、K值来决定输出Q。这时可按以下方法来处理：若CP=1以前Q=0，则从CP的上升沿时刻起J、K信号出现使Q变为1的组合，即JK=10或11，则CP下降沿时Q也为1。否则Q仍为0。若CP=1以前Q=1，则从CP的上升沿时刻起J、K信号出现使Q变为0的组合，即JK=01或11，则CP下降沿时Q也为0。否则Q仍为1。图5-17为考虑了一次翻转后主从JK触发器的工作波形，它仅在第5个CP时没有产生一次翻转。若是在CP=1时，J、K信号发生了变化，就不35第5章 触发器 图5-17主从JK触发器的工作波形图图 5-17 主从JK触发器的工作波形图 36第5章 触发器 为了使CP下降时输出值和当时的J、K信号一致，要求在CP=1的期间J、K信号不变化。但实际上由于干扰信号的影响，主从触发器的一次翻转现象仍会使触发器产生错误动作，因此主从JK触发器数据输入端抗干扰能力较弱。为了减少接收干扰的机会，应使CP=1的宽度尽可能窄。为了使CP下降时输出值和当时的J、K信号一致，37第5章 触发器 3.主从触发器的脉冲工作特性主从触发器的脉冲工作特性主从触发器工作要求主从触发器工作要求在CP上跳沿到达时，J、K信号已处于稳定状态，且在CP=1期间，J、K信号不发生变化；另外,从CP上升沿抵达到主触发器状态变化稳定，需要经历三级与非门的延迟时间，即3tpd，因此要求CP=1的持续期tCPH3tpd。CP由1下跳至0时，主触发器的状态转移至从触发器。从CP下跳沿开始，到从触发器状态转变完成，也需经历三级与非门的延迟时间，即3tpd，因此要求CP=0的持续期tCPL3tpd。此间主触发器已被封锁，因而J、K信号可以变化。3.主从触发器的脉冲工作特性 主从触发器工作要求38第5章 触发器 为了保证触发器能可靠地进行状态变化，允许时钟信号的最高工作频率为主从触发器在CP=1时为准备阶段。CP由1下跳变至0时触发器状态发生转移，因此它是一种脉冲触发方式。而状态转移发生在CP下降沿时刻。为了保证触发器能可靠地进行状态变化，允许时39第5章 触发器 5.6边沿边沿D触发器触发器同同时时具具备备以以下下条条件件的的触触发发器器称称为为边边沿沿触触发发方方式式触触发发器器(简简称称边沿触发器边沿触发器)：触发器仅在CP某一约定跳变到来时，才接收输入信号；在CP=0或CP=1期间，输入信号变化不会引起触发器输出状态变化。因此，边沿触发器不仅克服了同步FF的空翻现象和主从FF的一次性变化问题,而且大大提高了抗干扰能力，工作更为可靠。5.6 边沿D触发器 同时具备以下条件的40第5章 触发器 边沿触发方式的触发器有两种类型：边沿触发方式的触发器有两种类型：一种是维持维持阻塞式触发器阻塞式触发器，它是利用直流反馈来维持翻转后的新状态，阻塞触发器在同一时钟内再次产生翻转；另一种是边沿触发器边沿触发器，它是利用触发器内部逻辑门之间延迟时间的不同，使触发器只在约定时钟跳变时才接收输入信号。边沿触发方式的触发器有两种类型：41第5章 触发器 1.维持维持阻塞式阻塞式D触发器触发器1)电路结构及工作原理维持阻塞式D触发器由同步RS触发器、引导门和4根直流反馈线组成，如图4-18所示。1.维持阻塞式D触发器42第5章 触发器 图5-18维持阻塞式D触发器RD、SD为直接置0、置1端，其操作不受CP控制，因此也称异步置0、置1端。图 5-18 维持阻塞式D触发器 RD、SD为直接置0、置43第5章 触发器 原理分析:（设RD=SD=1）1、CP=0门3、4封锁，、保持。R=DS=D准备就绪。2、CP=01上述R=DS=D就绪信号最先进入门3、4。两种可能：若D=0，R=1S=0SD=1RD=0若D=1，R=0S=1RD=1SD=0封门6Q=1、Q=0封门4、5Q=1、Q=0注意：从信号进入到封锁门，只有1个门延时时间 44第5章 触发器 反馈线称置0维持线。称置1维持线线称阻塞置0线。线称阻塞置1线。综上所述：综上所述：维持阻塞式D触发器是在CP上升沿到达前接收输入信号；上升沿到达时刻触发器翻转；上升沿以后输入被封锁。因此，维持阻塞式D触发器具有边沿触发的功能，并有效地防止了空翻。反馈线 称置0维持线。称置1维持线45第5章 触发器 2)脉冲工作特性由图5-18可知，维持阻塞式D触发器的工作分两个阶段：CP=0期间为准备阶段，CP由0变至1时为触发器的状态变化阶段。为了使触发器可靠工作，必须要求：CP=0期间，必须把输入信号送至5、6门的输出，在CP上升沿到达之前建立稳定状态，它需要经历两个与非门的延迟时间，称为建立时间tset，tset=2tpd。在tset内要求D信号保持不变，且CP=0的持续时间tCPL2tpd。2)脉冲工作特性46第5章 触发器 在CP由0变至1及CP脉冲前沿到达后，要达到维持-阻塞作用，必须使或由1变为0，需要经历一个与非门延迟时间，在这段时间内信号D不应变化，这段时间称为保持时间th，th=tpd。从CP由0变至1开始，直至触发器状态稳定建立，需要经历三级与非门的延迟时间，因此要求CP=1的持续时间tCPH3tpd。在CP由0变至1及CP脉冲前沿到达后，要达47第5章 触发器 为使维持阻塞式D触发器可靠工作，CP的最高工作频率为由于维持阻塞式D触发器只要求输入信号D在CP上升沿前后很短时间(tset+th=3tpd)内保持不变，而在CP=0及CP=1的其余时间内，无论输入信号如何变化，都不会影响输出状态，因此，它的数据输入端具有较强的抗干扰能力，且工作速度快，故应用较广泛。为使维持阻塞式D触发器可靠工作，CP的最48第5章 触发器 图5-19维持阻塞式D触发器波形图图 5-19 维持阻塞式D触发器波形图 49第5章 触发器 图5-20负边沿JK触发器5.7边沿边沿JK触发器触发器图 5-20 负边沿JK触发器 5.7 边沿JK触发器 50第5章 触发器 图5-20是利用门传输延迟时间构成的负边沿JK触发器逻辑电路。图中的两个与或非门构成基本RS触发器，两个与非门(1、2门)作为输入信号引导门，而且在制作时已保证与非门的延迟时间大于基本RS触发器的传输延迟时间。RD、SD为直接置0、置1端，不用时应使SDRD=11。其原理如下：当CP=0稳定时，输入信号J、K被封锁，触发器的状态保持不变；而当CP=1时，触发器的输出也不会变，这可从以下的推导式中看出：图5-20是利用门传输延迟时间构成的负边沿J51第5章 触发器 由此可见，在稳定的CP=0及CP=1期间，触发器状态均维持不变，这时触发器处于一种“自锁”状态。当当CP由由1变变为为0时时，由于CP信号是直接加到与或非门的其中一个与门输入端，首先解除了触发器的“自锁”，但还要经过一个与非门延迟时间tpd才能变为1。在没有变为1以前，仍维持CP下降沿前的值，即代入基本RS触发器特征方程，有也就是说，在CP由1变为0的下降沿时刻，触发器接收了输入信号J、K，并按JK触发器的特征规律变化。由此可见，在稳定的CP=0及CP=1期间，触发器状态均维持不52第5章 触发器 由以上分析可知，在CP=1时，J、K信号可以进入输入与非门，但仍被拒于触发器之外。只有在CP由1变为0之后的短暂时刻里，由于与非门对信号的延迟，在CP=0前进入与非门的J、K信号仍起作用，而此时触发器又解除了“自锁”，使得J、K信号可以进入触发器，并引起触发器状态改变。因此，只在时钟下降沿前的J、K值才能对触发器起作用，从而实现了边沿触发的功能。由以上分析可知，在CP=1时，J、K信号可以进53第5章 触发器 综上所述，负边沿JK触发器是在CP下降沿产生翻转，翻转方向决定于CP下降前瞬间的J、K输入信号。它只要求输入信号在CP下降沿到达之前，在与非门1、2转换过程中保持不变，而在CP=0及CP=1期间，J、K信号的任何变化都不会影响触发器的输出。因此这种触发器比维持阻塞式触发器在数据输入端具有更强的抗干扰能力，其波形图如图5-21所示。综上所述，负边沿JK触发器是在CP下降沿产生54第5章 触发器 图5-21边沿JK触发器的理想波形图图 5-21 边沿JK触发器的理想波形图 55第5章 触发器 这种负边沿触发的JK触发器，仅要求在CP下降沿到达之前有信号到达的建立时间tset，即tset=tpd。由于此过程在CP=1期间进行，因此tCPHtpd。CP下降沿到达时，CP封锁了1、2门，故负边沿触发器基本上不需要保持时间。但在CP=0持续期tCPL内一定要保证基本RS触发器能可靠翻转，因此tCPL2tpd，因而触发器最高工作频率为 这种负边沿触发的JK触发器，仅要求在CP下降沿56第5章 触发器 5.8触发器的逻辑符号及时序图触发器的逻辑符号及时序图1、触发器的逻辑符号触发器的逻辑符号图5-22电位触发方式触发器的逻辑符号基本RSFF同步RSFF同步DFF5.8 触发器的逻辑符号及时序图1、触发器的逻辑符号 57第5章 触发器 rs触发器讲解ppt课件58第5章 触发器 传统的逻辑符号.图5-23集成触发器常用的逻辑符号 传统的逻辑符号.图 5-23 集成触发器常用的逻辑符号59第5章 触发器 国家标准(GB4728.12-85)规定的逻辑符号图5-24集成触发器国标规定的逻辑符号 国家标准(GB4728.12-85)规定的逻辑符号 图 60第5章 触发器 触发器分析举例触发器分析举例时序图的画法一般按以下步骤进行：以时钟CP的作用沿为基准，划分时间间隔，CP作用沿来到前为现态，作用沿来到后为次态。每个时钟脉冲作用沿来到后，根据触发器的状态方程或状态表确定其次态。异步直接置0、置1端(RD、SD)的操作不受时钟CP的控制，画波形时要特别注意。触发器分析举例 时序图的画法一般按以下步骤进行：61第5章 触发器【例5-1】边沿JK触发器和维持阻塞式D触发器分别如图5-25(a)、(b)所示，其输入波形见图5-25(c)，试分别画出Q、Q2端的波形。设电路初态均为0。图5-25例5-1图 【例 5-1】边沿JK触发器和维持阻塞式62第5章 触发器 解：解：从图中可见，JK触发器为下降沿触发，因此首先以CP下降沿为基准，划分时间间隔，然后根据JK触发器的状态方程，由每个CP来到之前的A、B和原态Q1决定其次态 。例如第一个CP下降沿来到前因AB=10，Q1=0，将A、B、Q1代入状态方程得，故画波形时应在CP下降沿来到后使Q1为1，该状态一直维持到第二个CP下降沿来到后才变化。依此类推可画出Q1的波形如图5-25(c)所示。解：63第5章 触发器 图5-25(b)的D触发器为上升沿触发，因此首先以CP上升沿为基准，划分时间间隔。由于D=A，故D触发器的状态方程为，这里需要注意的是异步置0端RD和B相连，因此该状态方程只有当B=1时才适用。当B=0时，无论CP、A如何，即图5-25(c)中B为0期间所对应的均为0；只有B=1,才在CP的上升沿来到后和A有关。例如在第二个CP上升沿来到前，B=1,A=1，故CP来到后。该状态本来应维持到第三个CP上升沿来到前，但在第二个CP=0的期间B已变为0，因此也强迫Q2=0。Q2的波形如图5-25(c)所示。图5-25(b)的D触发器为上升沿触发，64第5章 触发器【例5-2】TTL边沿触发器组成的电路分别如图5-26(a)、(b)所示，其输入波形见图5-26(c)，试分别画出Q1、Q2端的波形。设电路初态均为0。图5-26例5-2图 【例 5-2】TTL边沿触发器组成的电路分别65第5章 触发器 解解：从图中可见，FF1、FF2均为上升沿触发，故以CP上升沿为基准划分时间间隔。对于FF1，。由每个CP前沿来到前的外输入A和原态Q1决定，其波形如图5-26(c)所示。对于FF2，由于，故状态方程，说明该触发器的输出仅与A、B有关，与原态Q2无关。但需要注意，该状态方程只有在C=1时才适用，其波形图见图5-26(c)。解：从图中可见，FF1、FF2均为上升沿触66第5章 触发器【例5-3】图5-27(a)是由两个JK触发器构成的单脉冲发生器，其输入ui为时钟脉冲的连续序列，输出由人工按钮开关S1控制，每按一次，输出一个脉冲。输出脉冲的宽度仅决定于输入时钟脉冲的周期。试画出输出端uo的波形图。解解：从图中可见，FF1、FF2均为CP下降沿触发，但FF1的CP由Q2提供，而Q2的状态除了受J2、K2、ui控制外，还受RD=Q1的控制，即两个触发器的状态是互相制约的，因此其波形图要一个个CP分别画出。对于FF2，因K2=1，故对于FF1，因J1=K1=1，故 【例 5-3】图5-27(a)是由两个JK触发67第5章 触发器 图5-27单脉冲发生器(a)电路；(b)波形图图 5-27 单脉冲发生器(a)电路；(b)波形图 68第5章 触发器 开始由于J2=0(即S1接地)，使FF1的RD为0，故Q1=0，Q1=1，而FF2的RD为1，因此第一个CP来到以后Q2=0。J2=1时(即手动开关S1按下)对Q1、Q1没有影响，而，这时输入脉冲ui的下降沿到达时Q2将按照状态方程翻转。但当第三个CP来到后Q2的下降沿去触发FF1，使Q1由01，Q1由10。由于FF2的RD=Q1，因此一旦Q1=0又使FF2的输出置0，它输出一个单脉冲，其脉冲宽度为输入脉冲的周期。开始由于J2=0(即S1接地)，使FF1的R69第5章 触发器 当J2=0(S1接地)后又恢复到开始的状态。Q1=1，FF2解除置0封锁，如果再按下S(J2=1)就能产生第二个单脉冲，整个波形如图5-27(b)所示。单脉冲发生器常作为调测信号源，在数字设备中应用很广泛，它也可以用其它触发器实现。当J2=0(S1接地)后又恢复到开始的状态。70