第八讲--课程设计ppt课件

我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物第八讲_A大作业Cyclic ADC Design李福乐第八讲_A大作业Cyclic A1我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物OutlineSpecificationsPrinciple of Cyclic ADCBehavior modelCircuit-level modelTransistor-level designLayout designConclusionOutlineSpecifications2我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物SpecificationsParameterRequirementResolution10-bitAccuracy9-bitSFDR65dBc2MHzSampling rate5MHzAnalog input bandwidth 5MHzInput range4V differentialPower dissipation10mWPower supply4.55.5VOperating temperature080 CDie size二进制译码1011VR单步转换单步转换(Flash ADC)4-bit Flash ADC转换原理转换原理A/D转换原理-+-+-+-+-+VRVinVR1VR2VR5我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物A/D转换原理两步转换VinVresVRVR/44-bit ADC两步转换原理两步转换原理coarseA/DD/A-VresVinfineA/D1011SHAVsA/D转换原理两步转换VinVresVRVR/44-bit 6我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物A/D转换原理多步转换VinVres1Vres2Vres34-bit ADC四步转换原理四步转换原理VRVR/2VR/4VR/8VresiVinfineA/Dstep1step2stepiA/DD/A-SHAVsA/D转换原理多步转换VinVres1Vres2Vres347我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物A/D转换原理多步转换VinVres1Vres2Vres34-bit A/D exampleVRVRVRVRVresiVinfineA/Dstep1step2stepiA/DD/A-GSHAVsA/D转换原理多步转换VinVres1Vres2Vres348我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物A/D转换原理多步转换MDAC的开关电容电路实现采样(ph1)D/A、相减及放大(ph2)VresifineA/Dstage1stage2stageiA/DD/A-GS/HMDACph1ph2相邻级交替工作SHAVsVinA/D转换原理多步转换MDAC的开关电容电路实现采样(ph19我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物A/D转换原理循环多步转换VsfineA/DSHAstageph1ph2采样(ph1)放大保持(ph2)SHA的开关电容电路实现A/D转换原理循环多步转换VsfineSHAstageph110我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物A/D转换原理循环多步转换VsfineA/Dstage1stage2ph1ph2由SHA-stage1每次循环转换位数从1-bit-2-bit转换效率提高一倍A/D转换原理循环多步转换Vsfinestage1stage11我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物A/D转换原理由两级电路构成，每级完成采样、放大、A/D、D/A、模拟减法等功能；一般把采样、放大、D/A、模拟减法功能用一个开关电容放大器来完成，乘之为MDAC；A/D功能由比较器完成。第一级在转换周期第一次采样时对Vs采样，在随后就对Vo2采样，这样构成循环转换，故称为cyclic-Vs -+-x2 Vres2-+x2 Vres1VR-VRVR-VRMDACA/D-A/D转换原理由两级电路构成，每级完成采样、放大、A/D、D12我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物A/D转换原理1-bit级电路的输入输出关系 注意：当比较器有失调时，输出的阶跃位置将不在Vi=0处，此时输出将超出(-Vr,Vr)的范围，将导致后面各级转换出错！一般都采用1.5-bit级电路，利用一定的冗余信息来校正比较器失调，防止其影响正常的A/D转换Vo=2Vi+Vr when A/D output 0Vo=2Vi-Vr when A/D output 1 Vr Vo -Vr-VrVrViA/D转换原理1-bit级电路的输入输出关系 注意：当比较器13我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物A/D转换原理输入输出关系只要比较器失调VR/4，就不会出现输出Vo超出(-VR,VR)的情况！所以，对于1.5-bit级，比较器可采用失调大、但功耗低的动态比较器Vo=2Vi+VR when A/D output 00 Vo=2Vi when A/D output 01Vo=2Vi-VR when A/D output 10比较器输出为11 Vo 01 10 00 0 r 0.25VR Vi-VRr-0.25VR-VRVR1.5-bit级电路VR 0.25VR 0 Vi-x2 VR-+-+Vo-0.25VRA/D转换原理输入输出关系只要比较器失调60dB、SFDR65dBc。那么，对于OTA增益为80dB的情况，电容值的分布应满足什么要求?（不考虑热噪声的影响）动态性能SNDR与SFDR的定义？如何仿真求取SNDR和SFDR？如何将系统指标与元件参数的分布联系起来？练习题基于10-bit Cyclic ADC的行为级模型做分18我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物动态性能的定义ADC在将信号从模拟域转换到数字域的过程中：加入了量化噪声和电路噪声加入了ADC非线性所导致的谐波失真ADC输出中包括信号、谐波失真、量化噪声和电路噪声，SNDR定义为信号与噪声加失真的功率之比，SFDR定义为信号与最大杂波的功率比一般采用频域FFT分析法来计算SNDR和SFDRFFTViPSPd+Pn+VnADC动态性能的定义ADC在将信号从模拟域转换到数字域的过程中：F19我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物仿真分析动态性能输入信号：单频正弦波，满量程输入采样长度：整数个信号周期，防止频谱泄漏ADC整数个整数个周期周期的数据做FFT功率谱分析fifcVAPSPd+Pn仿真分析动态性能输入信号：ADC整数个fifcVAPSPd+20我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物加窗处理由于实际测试中时钟不同步、电路噪声等因素的影响，较难做到完全整数周期采样非整数周期采样带来频谱泄漏，且泄漏随样本长度远离整数周期长度而增大在测试中应使样本长度尽量接近整数信号周期长度在做FFT频谱分析前对样本加窗处理，一般为汉宁窗加窗处理由于实际测试中时钟不同步、电路噪声等因素的影响，较难21我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物加窗后的动态性能分析加窗后频谱泄漏可忽略，但主瓣展宽加窗并不改变各信号分量的相对功率比信号能量Ps为主瓣中各点功率之和主瓣宽度？噪声和失真功率和Pn+Pd=Ptotal-PsSFDR为信号主瓣最高点与主瓣之外最高点之比加窗后的动态性能分析加窗后频谱泄漏可忽略，但主瓣展宽22我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物每周采6点：SNDR=62.77dB SFDR=79.41dBc每周采10点：SNDR=58.37dB SFDR=59.45dBc频域FFT分析方法的验证ADC整数个整数个周期周期的数据做FFT功率谱分析fifcVAPSPd+Pn理想10-bit ADC?每周采6点：SNDR=62.77dB SFDR=7923我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物量化噪声问题的解释理想ADC的SNDR公式的由来假设量化噪声电压在(-0.5,0.5)之间均匀分布，且近似为白噪声，噪声功率=2/12在上述每周采6点和10点的例子中量化噪声电压不满足均匀分布，其功率不同于2/12量化噪声电压为周期信号，其功率有可能叠加到信号上，导致SNDR结果过大，或叠加到谐波上，导致SFDR结果过小问题根源：采样点位置固定重复解决方法：选择合适的采样频率与信号频率之比量化噪声问题的解释理想ADC的SNDR公式的由来24我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物关于失真的分析实际ADC存在非线性输出中除了信号、噪声之外还有谐波分量P=Ps+Pn+PdSNDR=Ps/(Pn+Pd)=Ps/(P-Ps)SFDR=Ps/Pz，Pz为最大杂波的功率采样点位置固定，且每周采样点数较少时，也会带来SNDR和SFDR结果不准确问题解决方法：选择合适的采样频率与信号频率之比ViDoidealreal左图每周采左图每周采4点的例子，采样点的例子，采样点固定在黑点所示的位置不点固定在黑点所示的位置不断重复，黑点之间的非线性断重复，黑点之间的非线性误差不能得到体现误差不能得到体现关于失真的分析实际ADC存在非线性ViDoidealreal25我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物采样率与信号频率之比目标使得量化误差尽量随机化；使得ADC转换的线性得到完整体现fc与fs的选择：应使采样点尽量遍历ADC转换曲线上的所有点应使信号与低次(29)谐波的位置不要太靠近，以免加窗后主瓣展宽出现交叠仿真中若考虑输入和电路内部的热噪声时，可改善量化误差的随机性在实际的ADC测量中，fc和fs源自两个时钟源，这种不同步也会改善量化误差的随机性和采样的遍历性采样率与信号频率之比目标使得量化误差尽量随机化；使得AD26我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物采样长度从SFDR来考虑信号与底部噪声高度之比应大于SFDR指标样本数越小，底部噪声高度越大从完整体现ADC转换线性的要求来考虑采样点尽量遍历转换曲线从减小频谱泄漏考虑，所截取的样本应为整数周期或尽量逼近整数周期（在实际测试中）采样长度从SFDR来考虑27我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物实用仿真策略信号与采样频率的关系、样本总数：第一步：根据要考察的谐波次数P取N=2P+1，然后取fs/fc=M/N，M，N互为素数，例如P=9,则fs/fc=8/19第二步：根据样本长度的要求，将分子分母放大，如fs/fc=1600/3800，此时N=3800为样本总数第三步：令d_len=N+1，这样fs/fc=1600/3801仿真结果：仿真结果：SNDR=61.894dB，SFDR=83.89dBc实用仿真策略信号与采样频率的关系、样本总数：仿真结果：28我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物下一步任务？我们已经找到一种仿真分析ADC动态性能的方法：输入信号的形式与幅度（正弦，满量程）采样率与信号频率之比采样长度频域FFT分析下一步任务：由SNDR、SFDR指标推出电容的分布参数问题：如何将确定的系统指标要求与问题：如何将确定的系统指标要求与电路参数的统计特性联系起来？电路参数的统计特性联系起来？须引入良率须引入良率(YIELD)的概念！的概念！下一步任务？我们已经找到一种仿真分析ADC动态性能的方法：问29我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物Monte-Carlo分析方法一种统计模拟分析方法电子线路的Monte-Carlo分析确定电路中各参数的标称值确定电路中有随机变化的参数及其统计分布确定电路各参数的值，做一次电路模拟固定参数取其标称值，随机参数取其标称值与随机变化量之和重复上一步过程，做Num次电路模拟对Num次模拟结果做统计分析，若有Lum次满足指标要求，则YIELD=Lum/NumMonte-Carlo分析方法一种统计模拟分析方法30我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物练习题的解在ADC行为级模型中，令运放增益为80dB，采样和反馈电容的值均为0.5pF的设计值再加上均值为0，归一化均方根为的随机变化量，其他电路参数均为理想状态假设一个良率目标，可取为95%估计一个值，如=0.1%，做100次Monte-Carlo分析，统计SNDR60dB且SFDR65dBc的次数Lum，根据Lum的值，以及SNDR、SFDR与之间的关系，来反复调整和分析对应的Lum最后，找到恰好使得L95的值结果：结果：56dB,电容的匹配精度要求为多少?11月22日前完成基于单元宏模型，建立10-bit ADC的电路;对于OTA增益为70dB,第一级和第二级电容Cs/Cf=0.99的情况，分别对行为级模型和电路级模型进行仿真,并对比仿真结果.11月30日前完成设计10-bit ADC的晶体管级电路，并进行仿真验证.12月07日前完成上机作业用MATLAB对10-bit ADC的行为级描述做分81我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物本讲附件行为级仿真10-bit Cyclic ADC model:cyc_adc.m分析转换结果功率谱的程序:plot_adc_fft.m电路级仿真各单元模型的SPICE描述文件:mcell.inc各单元的MICROSIM symbol库:mcell.slbMcell.inc的使用方法:在SPICE仿真网表里加上一句.inc your own pathmcell.inc本讲附件行为级仿真.inc your own pathm82我吓了一跳，蝎子是多么丑恶和恐怖的东西，为什么把它放在这样一个美丽的世界里呢？但是我也感到愉快，证实我的猜测没有错：表里边有一个活的生物本讲附件SPICE仿真结果的MATLAB处理程序Plot_con_result.m本讲附件SPICE仿真结果的MATLAB处理程序83