IC制造流程简介

上传人:sha****en 文档编号:22119818 上传时间:2021-05-20 格式:PPT 页数:35 大小:544KB
返回 下载 相关 举报
IC制造流程简介_第1页
第1页 / 共35页
IC制造流程简介_第2页
第2页 / 共35页
IC制造流程简介_第3页
第3页 / 共35页
点击查看更多>>
资源描述
基本概念半导体是指导电能力介于导体和绝缘体之间的材料,其指四价硅中添加三价或五价化学元素而形成的电子元件,它有方向性,可以用来制造逻辑线路使电路具有处理资讯的功能。半导体的传导率可由搀杂物的浓度来控制:搀杂物的浓度越高,半导体的电阻系数就越低。P型半导体中的多数载体是电洞。硼是P型的掺杂物。N型半导体的多数载体是电子。磷,砷,锑是N型的搀杂物。集成电路(IC) 是指把特定电路所需的各种电子元件及线路缩小并制作在大小仅及2平方公分或更小的面积上的一种电子产品。集成电路主要种类有两种:逻辑LOGIC及记忆体MEMORY。前者主要执行逻辑的运算如电脑的微处理器后者则如只读器READ ONLY 及随机处理器RANDOM ACCESS MEMORY等。 集成电路(IC)产业主要分为设计生产测试 封装四个阶段.集成电路的生产主要分三个阶段:基本概念纪律创造品质集成电路(IC)的制造IC测试与封装PACKAGE硅镜片WAFER的制造 基本制程 基本制程 原 理 :在 晶 片 表 面 上 覆 上 一 層 感 光 材 料 , 來 自 光 源 的 平 行 光 透過 光 罩 的 圖 形 , 使 得 晶 片 表 面 的 感 光 材 料 進 行 選 擇 性 的感 光 。 感 光 材 料 :正 片 經 過 顯 影 (Development), 材 料 所 獲 得 的 圖 案 與光 罩 上 相 同 稱 為 正 片 。負 片 如 果 彼 此 成 互 補 的 關 係 稱 負 片 微影制程 -1WaferWafer暴光系统暴光 Wafer 光刻胶涂光刻胶氧化层光源 Wafer光刻胶投影 Lens光罩聚光镜Next Page光罩光刻胶氧化层 光源 接上一页WaferWafer Wafer光刻胶显影刻蚀氧化层去除光刻胶显示图形刻蚀出符合显影的图形移除光刻胶 微影制程 -2 掺杂物(Doping)概念:To get the extrinsic semiconductor by adding donors or acceptors, which may cause the impurity energy level. The action that adding particular impurities into the semiconductor is called “doping” and the impurity that added is called the “dopant”. Doping介绍Doping 方法: 1. 扩散(Diffusion) 2. 离子植入(Implantation) Pre-deposition: 将掺杂物置于wafer表面.Generally used dopant resource furnace design: Carrier gasHeater 石英管Solid dopant source furnace O2Liquid dopant source Carrier gas Gas dopant sourceValveO2(a) (c) (b) 扩散制程(DIFF) -1Solid dopant source Drive-in: To implant the dopant into the wafer by the thermal process石英管气体流出Wafer石英舟加热环境 掺杂物和气体流入Profiling Tc(In the tube)横式炉石英管HeaterWafer气体流出反应室气体流入 扩散制程(DIFF) -2 1. The definition: A manufacturing process that can uniformly implants the ions into the wafer in the specified depth and consistence by selecting and accelerating ions. 2. The purpose: To change the resistance value of the semiconductor by implanting the dopant.3. Energy range (8 years ago)(1) General process: 10 KeV - 180 KeV (0.35m) (100KeV for 0.18 m now)(2) Advanced process: 10 KeV - 3 MeV ( 100 C/s Uniform Temperature Changing Low Thermal Budget (to compare with Furnace) To Avoid MOS Distortion Halogen-W Heater (vertical)Halogen-W Heater (horizontal)WaferGas out Gas inTypical RTP System Quartz Shelf The End Thank you!
展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 图纸专区 > 课件教案


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!