多图纸电路图的设计

第 6章多 图 纸 电 路 图 的 设 计 本 章 学 习 目 标本 章 主 要 以 实 例 ， 介 绍 多 图 纸 电 路 图 的 绘 制 方法 ， 以 达 到 以 下 学 习 目 标 ：u理 解 平 坦 式 电 路 图 的 概 念 与 掌 握 其 绘 制 方 法u理 解 层 次 性 原 理 图 的 基 本 概 念 。u掌 握 方 块 电 路 的 绘 制 和 端 口 的 设 置 方 法 。u掌 握 层 次 性 原 理 图 的 绘 制 方 法 。 6.1平 坦 式 电 路 图 电 路 图 (一 ) 电 路 图 (二 ) 电 路 图 (三 ) 端 点 连 接 器 (Off Sheet Connector) 平 坦 式 电 路 图 信 号 连 接 信 号 连 接 信 号 连 接 B B A A A 放 置 端 点 接 器 状 态 端 点 接 器 属 性 对 话 框 颜 色 设 定 对 话 框 箭 头 样 式 连 接 点 箭 头 向 左 (指 向 连 接 点 ) 箭 头 向 右 (离 开 连 接 点 ) 平 坦 式 电 路 图 设 计 示 范 EA/VP 35 XTAL1 21 XTAL2 20 RESET 10 P3.2(INT0) 14 P3.3(INT1) 15 P3.4(T0) 16 P3.5(T1) 17 P1.0 2 P1.1 3 P1.2 4 P1.3 5 P1.4 6 P1.5 7 P1.6 8 P1.7 9 P0.0(AD0) 43 P0.1(AD1) 42 P0.2(AD2) 41 P0.3(AD3) 40 P0.4(AD4) 39 P0.5(AD5) 38 P0.6(AD6) 37 P0.7(AD7) 36 P2.0(A8) 24 P2.1(A9) 25 P2.2(A10) 26 P2.3(A11) 27 P2.4(A12) 28 P2.5(A13) 29 P2.6(A14) 30 P2.7(A15) 31 P3.7(RD) 19 P3.6(WR) 18 PSEN 32 ALE/P 33 P3.1(TXD) 13 P3.0(RXD) 11 U1 89C51-QCC 12 Y1 XTAL C2 30pF C3 30pF C1 10uF R1 10k VCC S1 SW-PB AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 A8 A9 A10 A11 A12 A13 A14 A15 1 2 3 4 5 6 7 8 JP1 Port1 A8.15 AD0.7 VCC 28 GND 14 A0 10 A1 9 A2 8 A3 7 A4 6 A5 5 A6 4 A7 3 A8 25 A9 24 A10 21 A11 23 A12 2 A13 26 A14 27 A15 1 E 20 G/VPP 22 DQ1 11 DQ2 12 DQ3 13 DQ4 15 DQ5 16 DQ6 17 DQ7 18 DQ8 19 U3 27C512 A0 10 A1 9 A2 8 A3 7 A4 6 A5 5 A6 4 A7 3 A8 25 A9 24 A10 21 A11 23 A12 2 CS1 20 CS2 26 WE 27 OE 22 D0 11 D1 12 D2 13 D3 15 D4 16 D5 17 D6 18 D7 19 U4 6164 OE 1 LE 11 D1 3 Q1 2 D2 4 Q2 5 D3 7 Q3 6 D4 8 Q4 9 D5 13 Q5 12 D6 14 Q6 15 D7 17 Q7 16 D8 18 Q8 19 VCC 20 GND 10 U2 SN74AC373DW AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 A0 A1 A2 A3 A4 A5 A6 A7 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A8 A9 A10 A11 A12 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 A0 A1 A2 A3 A4 A5 A6 A7 VCC A0.7 AD0.7 A8.15 VCC Vin 1 GND2 +5V 3 U5 MC7805T P1 DC 9V D2 Diode 1N4001 470uF C4 Cap Pol1 470uF C5 Cap Pol1 C6 0.1uF D1 LED2 R2 330 VCC 信 号 连 接 示 意 图 POWER.SchDoc Ch4-1-1.SchDoc MEMORY.SchDoc 平 坦 式 电 路 图 设 计 之 示 范 电 路 图 AD0.7 VCC GND 至 所 有 电 路 至 所 有 电 路 AD0.7 A8.15 A8.15 ALE ALE PSEN PSEN WR WR RD RD 电 源 电 路 (POWER.SchDoc) CPU部 分 (CPU.SchDoc) 存 储 电 路 (MEMORY.SchDoc) 6.2 层 次 原 理 图 的 基 本 概 念 6.2.1 层 次 原 理 图 设 计 必 要 性 对 于 复 杂 庞 大 的 电 路 系 统 ， 如 大 屏 幕 高 清 晰 数 字电 视 机 等 ， 其 原 理 图 和 PCB板 都 是 十 分 复 杂 的 ， 不便 于 或 不 可 能 将 其 在 一 张 图 纸 中 绘 制 完 成 ， 同 时为 了 适 用 公 司 和 企 业 的 需 要 ， 加 快 设 计 和 绘 制 的速 度 ， 缩 短 产 品 的 研 发 周 期 ， 往 往 是 以 几 个 人 组成 的 群 组 形 式 分 工 合 作 进 行 设 计 和 绘 制 ， 将 一 个复 杂 的 电 路 系 统 划 分 为 多 个 子 系 统 ， 而 一 个 子 系统 又 可 能 划 分 为 多 个 模 块 ， 这 样 只 要 定 义 好 各 个模 块 图 纸 间 的 连 接 关 系 ， 然 后 分 配 给 不 同 的 部 门或 个 人 分 开 设 计 绘 制 ， 最 后 组 合 起 来 即 可 完 成整 个 复 杂 系 统 的 设 计 和 制 作 。 6.2.2 层 次 原 理 图 的 基 本 概 念 层 次 性 原 理 图 正 是 适 用 模 块 化 设 计 需 要 而 应 运 而 生 的产 物 ， 他 将 一 个 完 整 复 杂 的 设 计 项 目 分 割 为 几 个 相对 独 立 但 又 彼 此 连 接 的 图 纸 ， 并 可 分 开 同 时 进 行 设计 ， 大 大 加 快 了 原 理 图 的 设 计 绘 制 速 度 。 层 次 性 原 理 图 ： 将 复 杂 电 路 进 行 模 块 化 的 划 分 ， 各电 路 模 块 可 以 在 原 理 图 中 表 示 为 电 路 方 块 图 ， 各 方块 图 之 间 的 信 号 通 过 方 块 图 的 进 出 点 和 电 路 输 入 输出 点 来 实 现 的 一 种 模 块 化 的 电 路 设 计 方 法 。 因 此 ， 正 确 地 定 义 和 管 理 电 路 方 块 图 、 方 块 图进 出 点 和 电 路 输 入 输 出 点 是 层 次 电 路 图 设 计 的关 键 。电 路 方 块 图 是 整 个 电 路 设 计 的 一 部 分 ， 它 包 含了 一 部 分 电 路 。 在 这 部 分 电 路 中 定 义 了 与 其 他电 路 部 分 的 输 入 输 出 点 ， 其 对 应 的 电 路 方 块 图中 也 定 义 了 与 电 路 输 入 输 出 点 同 名 的 方 块 图 信号 进 出 点 ， 所 有 同 名 的 电 路 输 入 输 出 点 和 方 块图 进 出 点 在 整 个 电 路 设 计 中 都 是 电 气 连 接 的 。 如 图 所 示 是 层 次 电 路 设 计 的 演 示 图 。 在 该 图 中包 含 了 两 个 电 路 方 块 图 ， 每 个 电 路 方 块 图 都 对应 相 应 的 电 路 ， 注 意 电 路 演 示 图 中 电 路 输 入 输出 点 和 方 块 图 进 出 点 之 间 的 关 系 。 层 次 式 电 路 图 示 意 图 电 路 图 (一 ) 输 入 输 出 端 口 (Port) 信 号 连 接 信 号 连 接 信 号 连 接 电 路 图 (三 ) 电 路 图 (五 ) 电 路 图 (四 ) 电 路 方 块 图 B 电 路 图 (二 ) 电 路 方 块 图 A 电 路 方 块 图 D 电 路 方 块 图 C 信 号 连 接 输 入 输 出 端 口 (Port) 电 路 方 块 图 进 出 点(Sheet Entry ) 根 层 电 路 图 (root) 6.2.3 层 次 性 原 理 图 的 层 次 结 构 下 图 表 明 了 层 次 性 原 理 图 图 纸 之 间 的 层 次 结 构 。它 主 要 由 主 原 理 图 和 各 子 原 理 图 组 成 ， 主 原 理 图主 要 规 定 各 子 原 理 图 之 间 的 连 接 关 系 ， 而 子 原 理图 则 集 中 体 现 各 模 块 内 部 具 体 的 电 路 结 构 。 电 路 方 块 图 属 性 对 话 框 参 数 页 放 置 一 个 电 路 方 块 图 电 路 方 块 图 进 出 点 属 性 对 话 框 新 增 电 路 方 块 图 进 出 点 输 入 输 出 端 口 属 性 对 话 框 信 号 连 接 示 意 图 POWER.SchDoc Ch4-2.SchDoc 存 储 电 路 MEMORY.SchDoc MEMORY.SchDoc AD0.7 A8.15 ALE PSEN WR RD 电 源 电 路 POWER.SchDoc 电 源 电 路 (POWER.SchDoc) CPU部 分 (Ch.SchDoc) 存 储 电 路 (MEMORY.SchDoc) 启 动 由 上 而 下 命 令 產 生 POWER.SchDoc內 層 電路 产 生 MEMORY.SchDoc内 层电 路 自 动 换 边 启 动 编 译 命 令 完 成 编 译 讯 息 面 板 启 动 由 下 而 上 命 令 指 定 所 产 生 的 电 路 方 块 图 的电 路 图 产 生 MEMORY.SchDoc内 层电 路 POWER.SchDoc電 路 方 块 图之 属 性 对 话 框 指 定 所 产 生 的 电 路 方 块 图 的电 路 图 产 生 电 路 方 块 图 调 整 电 路 方 块 图 指 向 所 要 追 踪 的 端 点 连 接 器 漫 遊 到 端 点 連 接 器 的 另 一 端 指 向 所 要 进 入 內 层 的 电 路 方块 图 进 入 內 层 电 路 跳 至 电 路 方 块 图 平 坦 式 电 路 图 设 计 练 习 图 一 平 坦 式 电 路 图 设 计 练 习 图 二 平 坦 式 电 路 图 设 计 练 习 图 三 层 次 式 电 路 图 设 计 练 习 图 一 层 次 式 电 路 图 设 计 练 习 图 二 层 次 式 电 路 图 设 计 练 习 图 三 P1.0/T2 1 P1.1/T2EX 2 P1.2/ECI 3 P1.3/CEX0 4 P1.4/CEX1 5 P1.5/CEX2 6 P1.6/CEX3 7 P1.7/CEX4 8 RST 9 P3.0/RxD 10 P3.1/TxD 11 P3.2/INT0 12 P3.3/INT1 13 P3.4/T0 14 P3.5/T1 15 P3.6/WR 16 P3.7/RD 17 XTAL2 18 XTAL1 19 VSS 20 P2.0/A8 21 P2.1/A9 22 P2.2/A10 23 P2.3/A11 24 P2.4/A12 25 P2.5/A13 26 P2.6/A14 27 P2.7/A15 28 PSEN 29 ALE/PROG 30 EA/VPP 31 P0.7/AD7 32 P0.6/AD6 33 P0.5/AD5 34 P0.4/AD4 35 P0.3/AD3 36 P0.2/AD2 37 P0.1/AD1 38 P0.0/AD0 39 VCC 40 U? P89C51RC2BN/01 D27O15 O39 GND10O515D38 O412 O719D03 D718D514O02 D413D14VCC20 D617OE1 O26LE11 O616U?SN74LS373N 1 2 Y1 XTAL 30pF C1 30pF C2 22uF C3 470 R13 2K R14 S? SW-PB GND GND VCC D0 D1 D2 D3 D4 D5 D6 D7 OE 19 DIR 1 A1 2 B1 18 A2 3 B2 17 A3 4 B3 16 A4 5 B4 15 A5 6 B5 14 A6 7 B6 13 A7 8 B7 12 A8 9 B8 11 VCC 20 GND 10 U1 SN74LS245N P10 P11 P12 P13 P14 P15 P16 P17 P10 P11 P12 P13 P14 P15 P16 P17 GND VCC com 3 f 9 g 10 e 1 d 2 com 8 c 4 DP 5 b 6 a 7 DLED0 470R1-R8 a a b b c c d d e e f f g g dp dp com 3 f 9 g 10 e 1 d 2 com 8 c 4 DP 5 b 6 a 7 DLED1 a b c d e f g dp com 3 f 9 g 10 e 1 d 2 com 8 c 4 DP 5 b 6 a 7 DLED2 a b c d e f g dp com 3 f 9 g 10 e 1 d 2 com 8 c 4 DP 5 b 6 a 7 DLED3 a b c d e f g dp Q1 9012 Q2 9012 Q3 9012 Q4 9012 10K R9 10K R10 10K R11 10K R12 VCCVCC VCC VCC p30p31 p34 p35 p30 p31 p34 p35 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 IN31IN42IN53IN64IN75 START6 EOC7 D38 OE9 CLK10REF+12 D114D215REF-16 D017D418D519D620D721ALE22 ADD C23 ADD B24 ADD A25 IN026IN127IN228U6ADC0809N D0D1D2D3D4D5D6D7 12 3 U4A SN74LS08D 4 56 U4B SN74LS08D 1 2 U5A 4069 3 4 U5B 4069 56 U5C 4069 GND VCC A0 A1 A2 A15 1234567 8910P? Header 10 23 1 S1 SW-SPDT 20K VR1 VCC GND WR1 A122 A73 A64 A55 A46 A37 A28 A19 A010 Q011Q112Q213 GND14 Q315Q416Q517Q618Q719 CE20 A1021 OE22 A1123 A924 A825 A1326A1427 VCC28 U7 D(0.7) D(0.7) D(0.7) D0D1D2D3D4D5D6D7 A0A1A2A3A4A5A6A7A8 A9A10A11A12A13A14 A15 A(0.15) A(0.15) VCC GND 1. 方 块 电 路 在 主 电 路 图 中 为 了表 示 各 子 原 理 图 之间 的 连 接 关 系 ， 需要 有 代 表 各 子 原 理图 的 符 号 图 形 ， 这就 是 方 块 电 路 ， 如图 所 示 ， 一 个 方 块电 路 代 表 一 张 子 原理 图 ， 如 图 中 的 方块 电 路 代 表 子 原 理图“ display.SchDoc” 。 方 块 电 路 端 口方 块 电 路 名 称 方 块 电 路 代 表 的 原理 图 文 件 2. 方 块 电 路 端 口 为 了 表 示 各 子 原 理 图 之 间 的 电 气 连接 关 系 ， 各 方 块 电 路 之 间 需 要 有 相互 连 接 的 电 气 端 口 ， 即 方 块 电 路 端口 ， 如 上 页 图 所 示 ， 通 过 方 块 电 路端 口 ， 可 以 清 楚 的 表 达 和 实 现 各 子原 理 图 之 间 的 电 气 连 接 关 系 。 3. 方 块 电 路 之 间 的 连 接 方 块 电 路 代 表 的 是 子 原 理 图 ， 各 子原 理 图 必 须 根 据 系 统 的 要 求 相 互 连接 ， 才 能 构 成 实 用 的 电 路 系 统 。 为了 实 现 子 原 理 图 之 间 的 电 气 连 接 ，用 户 只 需 将 方 块 电 路 端 口 通 过 导 线或 总 线 连 接 起 来 即 可 。 如 下 页 图 所示 为 单 片 机 多 路 数 据 采 集 系 统 主 原理 图 中 各 方 块 电 路 的 组 成 和 连 接 关系 图 。 单 片 机 多 路 数 据 采 集 系 统 主 原 理 图 中各 方 块 电 路 的 组 成 和 连 接 关 系 图 P 1 0 . . 7 P 3 0 . . 5 FK1 display.SchDoc P 1 0 . . 7 P 3 0 . . 5 I N T 1 D 0 . . 7 W R R D A0.15 A L E FK2 CPU.SchDoc I N T 1 D 0 . . 7 W R R D A0.15 A L E FK3 AD.SchDoc A0.15 D0.7 R D W R FK4 Mem ory.SchDoc FK5 Power.SchDoc p 1 0 . . 7 p 3 0 . . 5 A0.15 I N T 1 R D W R A L E D0.7 各 方 块 电 路 的 组 成 和 连 接 关 系 图 中 方 块 电 路 端 口 较 多 ， 端 口 组 P10.7送往 显 示 模 块 子 原 理 图 display.SchDoc作 为 数码 管 的 段 显 示 控 制 ， 端 口 组 P30.5 送 往显 示 模 块 子 原 理 图 display.SchDoc作 为 数 码管 的 位 显 示 控 制 。 端 口 组 A0.15为 地 址 总线 ， 端 口 组 D0.7为 数 据 总 线 ， 端 口 INT1为 中 断 信 号 输 入 端 口 ， RD、 WR为 存 储 器 和 AD转 换 器 的 读 、 写 控 制 线 ， 分 别 送 往 AD转 换 模块 子 原 理 图 AD.SchLib和 存 储 器 模 块 子 原 理图 Memory.SchLib ， ALE端 口 为 AD转 换 器 提供 时 钟 信 号 。 4. 方 块 电 路 与 子 原 理 图 的 对 应 关 系 和 连 接 6.2 层 次 性 原 理 图 的 设 计 方 法 根 据 原 理 图 的 层 次 结 构 ， 层 次 性 原 理 图的 设 计 方 法 分 为 二 种 。 一 种 为 从 上 向 下 设 计 的 方 法 ， 即 先 绘 制主 原 理 图 中 的 方 块 电 路 ， 然 后 由 方 块 电路 产 生 各 自 的 子 原 理 图 ， 然 后 分 别 绘 制各 子 原 理 图 的 具 体 电 路 。 另 一 种 方 法 的 绘 制 顺 序 刚 好 相 反 ， 为 由下 往 上 设 计 的 方 法 ， 即 先 设 计 好 各 子 原理 图 ， 然 后 由 各 子 原 理 图 产 生 主 原 理 图中 的 方 块 电 路 。 单 片 机 多 路 数 据 采 集 系 统层 次 性 原 理 图 设 计 方 法 本 章 将 采 用 从 上 向 下 设 计 的 方 法 绘 制 单 片 机 多路 数 据 采 集 系 统 的 层 次 性 原 理 图 ， 该 系 统 由 主原 理 图 Parent.SchLib和 五 个 子 原 理 图 组 成 ， 分别 为 显 示 模 块 子 原 理 图 display.SchDoc， CPU模块 子 原 理 图 CPU.SchLib， AD转 换 模 块 子 原 理 图AD.SchLib， 存 储 器 模 块 子 原 理 图Memory.SchLib， 以 及 电 源 模 块 子 原 理 图Power.SchLib， 原 理 图 之 间 的 层 次 结 构 如 下 页图 所 示 。 单 片 机 多 路 数 据 采 集 系 统层 次 性 原 理 图 结 构 6.2.1 从 上 而 下 设 计 层 次 原 理 图 从 上 向 下 设 计 的 方 法 ， 即 先 绘 制 主 原 理图 中 的 方 块 电 路 ， 然 后 由 方 块 电 路 产 生各 自 的 子 原 理 图 ， 然 后 分 别 绘 制 各 子 原理 图 的 具 体 电 路 。 下 面 介 绍 具 体 的 绘 制过 程 。 1. 创 建 工 程 文 件 和 主 原 理 图 文 件 根 据 前 面 章 节 介 绍 的方 法 ， 建 立 工 程 文 件“ 多 路 单 片 机 数 据 采集 器 .PRJPCB” ， 并新 建 原 理 图 文 件 ， 保存 为 Parent.SchLib，作 为 主 原 理 图 。 如 图所 示 。 采 用 从 上 向 下 设 计层 次 性 原 理 图 ， 各 子原 理 图 虽 然 可 以 由 方块 电 路 产 生 ， 但 主 原理 图 必 须 由 用 户 新 建 。 2. 绘 制 方 块 电 路 符 号 新 建 主 原 理 图 后 ， 就 可 以 在 主 原 理 图中 放 置 代 表 各 子 原 理 图 模 块 的 方 块 电路 ， 下 面 以 绘 制 显 示 模 块 方 块 电 路 为例 讲 解 具 体 方 法 。 (1) 设 置 方 块 电 路 属 性 。 选 择 原 理 图 工 具中 的 绘 制 方 块 电路 按 钮 ，光 标 变 为 十 字 型 ，并 带 出 一 个 方 块电 路 的 虚 影 轮 廓 ，如 图 所 示 。 方 块 电 路 属 性 按 键 盘 上 的 【 Tap】 键 ， 弹 出 如 图 所 示 的方 块 电 路 属 性 对 话 框 。 方 块 电 路 属 性 方 块 电 路 属 性 对 话 框 中 主 要 的 属 性 有 ： 【 Designator】 ： 方 块 电 路 序 号 ， 和 元件 序 号 作 用 相 同 ， 不 能 重 复 。 【 Filename】 ： 文 件 名 ， 即 方 块 电 路 代表 的 子 原 理 图 文 件 名 称 ， 最 好 不 要 采 用中 文 命 名 。 因 为 此 处 绘 制 显 示 模 块 的 方 块 电 路 ， 而且 是 第 一 个 方 块 电 路 ， 所 以 在【 Designator】 栏 输 入 “ FK1” ， 表 示 第一 个 方 块 电 路 ， 在 【 Filename】 输 入“ display.SchDoc” ， 表 示 显 示 模 块 。 (2) 绘 制 方 块 电 路 移 动 光 标 到 合适 位 置 单 击 鼠标 左 键 ， 作 为方 块 电 路 的 左上 角 端 点 ， 此时 移 动 光 标 ，可 带 出 方 块 电路 ， 当 方 块 电路 大 小 合 适 时再 次 单 击 鼠 标左 键 完 成 方 块电 路 FK1的 绘 制 。 (3) 绘 制 其 它 方 块 电 路 3. 放 置 方 块 电 路 端 口 方 块 电 路 绘 制 完 成 后 ， 为 了 建 立 方块 电 路 之 间 的 电 气 连 接 ， 必 须 为 方块 电 路 添 加 方 块 电 路 端 口 ， 下 面 以放 置 显 示 模 块 方 块 电 路 中 的 端 口“ P10.7” 为 例 讲 解 具 体 放 置 方法 。 (1) 确 定 方 块 电 路 端 口 要 放 置 在 哪 个 方 块 电 路 选 择 原 理 图 工 具 中的 绘 制 方 块 电 路 端口 按 钮 ，出 现 十 字 型 光 标 ，将 光 标 移 到 要 放 置端 口 的 方 块 电 路FK1中 的 放 置 位 置 ，单 击 鼠 标 左 键 ， 在光 标 下 出 现 方 块 电路 端 口 的 虚 影 轮 廓 ，如 图 所 示 。 (2) 设 置 方 块 电 路 端 口 属 性 方 块 电 路 端 口 属 性 对 话 框 中 主 要 的 属 性 有 ： 【 Name】 ： 方 块 电 路 端 口 的 名 称 ， 一 般 由字 母 和 数 字 组 成 。注 意 ： （ 1） 如 果 端 口 接 的 是 总 线 ， 则 端 口 名 称后 接 中 括 号 和 数 字 表 示 端 口 组 ， 如 端 口 组P10.7表 示 端 口 P10 P17。 （ 2） 对 于 单 片 机 的 总 线 和 引 脚 连 接 ， 端 口名 称 中 不 允 许 出 现 “ .” 等 ， 如 引 脚 P3.1只能 命 名 为 “ P31” 方 块 电 路 端 口 属 性 对 话 框 中 主 要 的 属 性 有 ：【 I/O Type】 ： 端 口 信 号 输 入 /输 出 类 型 ， 即 指 定 端 口 中信 号 的 流 向 。 有 如 下 几 个 选 项 ：【 Unspecified】 不 确 定 【 Input】 输 入【 Output】 输 出 【 Bidirectional】 双 向【 Style】 ： 方 块 电 路 端 口 的 箭 头 方 向 ， 一 般 用 于 指 明 端口 中 信 号 的 流 向 ， 是 端 口 信 号 输 入 /输 出 类 型 的 外 在 表现 形 式 ， 有 如 下 几 种 类 型 ：【 None(Horizontal)】 :水 平 方 向 没 有 箭 头【 Left】 ： 箭 头 向 左 【 Right】 : 箭 头 向 右 【 Left_ Right】 ： 左 右 双 向【 None(Vertical)】 垂 直 方 向 没 有 箭 头 【 Top】 ： 箭 头 向 上【 Bottom】 ： 箭 头 向 下 【 Top_ Bottom】 ： 上 下 双 向 根 据 实 际 需 要 ， 本 例 FK1中 要 添 加的 端 口 连 线 为 总 线 ， 且 连 接 的 为 单片 机 的 P1端 口 ， 所 以 【 Name】 属 性栏 设 置 为 端 口 组 “ P10.7” ， 表示 该 端 口 组 包 含 P10 P17八 个 端 口 。而 该 端 口 将 信 号 送 入 方 块 电 路 中 控制 数 码 管 的 各 段 ， 所 以 【 I/O Type】中 设 置 为 【 Input】 输 入 类 型 ， 而【 Style】 栏 设 置 为 【 Left】 。 4. 连 接 方 块 电 路 端 口 ， 添 加 网 络 标 号 放 置 了 方 块 电 路 端 口 ， 只 是 为 方 块电 路 之 间 的 连 接 提 供 了 通 道 ， 但 还 必 须根 据 电 路 原 理 用 导 线 或 总 线 将 各 端 口 连接 起 来 。 绘 制 导 线 和 总 线 的 方 法 前 面 章节 已 有 介 绍 ， 请 参 考 前 面 章 节 。 同 时 还 要 为 各 连 接 导 线 添 加 网 络 标号 。 一 般 网 络 标 号 的 名 称 和 方 块 电 路 端口 名 称 取 得 一 致 。 连 接 好 导 线 并 添 加 了网 络 标 号 的 方 块 电 路 端 口 如 下 页 图 所 示 ，至 此 主 原 理 图 绘 制 完 成 。 绘 制 连 接 导 线 （ 或 总 线 ） 并 添 加 网 络 标 号 P 1 0 . . 7 P 3 0 . . 5 FK1 display.SchDoc P 1 0 . . 7 P 3 0 . . 5 I N T 1 D 0 . . 7 W R R D A0.15 A L E FK2 CPU.SchDoc I N T 1 D 0 . . 7 W R R D A0.15 A L E FK3 AD.SchDoc A0.15 D0.7 R D W R FK4 Mem ory.SchDoc FK5 Power.SchDoc p 1 0 . . 7 p 3 0 . . 5 A0.15 I N T 1 R D W R A L E D0.7 5. 产 生 并 绘 制 显 示 模 块 子 原 理 图 完 成 主 原 理 图 的 绘 制 后 ， 就 可 以 由各 方 块 电 路 产 生 各 自 相 应 的 子 原 理图 。 下 面 以 产 生 显 示 模 块 子 原 理 图display.SchDoc为 例 ， 介 绍 由 方 块电 路 产 生 子 原 理 图 的 方 法 。 1)由 方 块 电 路 产 生 子 原 理 图 菜 单 2)是 否 反 转 端 口 的 输 入 /输 出 方 向 弹 出 如 图 所 示的 是 否 反 转 端口 的 输 入 /输出 方 向 对 话 框 ，点 击 【 NO】 按钮 不 反 转 端 口的 输 入 /输 出方 向 。 3)产 生 新 的 子 原 理 图display.SchDoc 如 图 所 示 ， 同 时 还 自 动 产 生 了 与 方 块 电 路 端 口 属 性一 致 的 原 理 图 端 口 。 原 理 图 端 口 绘 制 显 示 模 块 子 原 理 图 display.SchDoc P 10.7 P 30.5 A 0 2 A 1 3 A 2 4 A 3 5 A 4 6 A 5 7 A 6 8 A 7 9 B0 18 B1 17 B2 16 B3 15 B4 14 B5 13 B6 12 B7 11 E 19 D IR 1 74L S245 U 1 a 7 b 6 c 4 d 2 e 1 f 9 g 10 dp 5 c o m 3 c o m 8 D L E D 2 a 7 b 6 c 4 d 2 e 1 f 9 g 10 dp 5 c o m 3 c o m 8 D L E D 1 2K R9 2K R10 a a b b c c d d e e f f g g dp dp dp a b c d e f g V CC V CC a 7 b 6 c 4 d 2 e 1 f 9 g 10 dp 5 c o m 3 c o m 8 D L E D 3 2K R11 dp a b c d e f g V CC a 7 b 6 c 4 d 2 e 1 f 9 g 10 dp 5 c o m 3 c o m 8 D L E D 4 2K R12 dp a b c d e f g V CC P 10 P 11 P 12 P 13 P 14 P 15 P 16 P 17 P 3 0 P 3 1 P 3 4 P 3 5 R1-R8 470 P 10.7 P 30.5 9012 Q 2 9012 Q 1 9012 Q 3 9012 Q 4 绘 制 过 程 中 注 意 以 下 几 点 ： （ 1） 将 端 口 组 P10.7和 P30.5用 总线 引 出 ， 并 连 接 到 其 它 元 件 引 脚 ， 并 分别 为 总 线 添 加 网 络 标 号 P10.7和P30.5， 为 各 总 线 分 支 也 添 加 相 应 的网 络 标 号 。（ 2） 数 码 管 DLEE1 DLED4采 用 第 三 章 自制 的 原 理 图 元 件 ， 因 此 必 须 先 将 该 原 理图 库 “ 自 制 原 理 图 库 .Schlib” 添 加 到库 文 件 面 板 。 4) 产 生 并 绘 制 CPU模 块 子 原 理 图 P 10.7 P 30.5 IN T 1 D 0.7 W R RD A 0.15 A L E E A /V P 31 X 1 19 X 2 18 RE SE T 9 RD 17 W R 16 IN T 0 12 IN T 1 13 T 0 14 T 1 15 P 10 1 P 11 2 P 12 3 P 13 4 P 14 5 P 15 6 P 16 7 P 17 8 P 00 39 P 01 38 P 02 37 P 03 36 P 04 35 P 05 34 P 06 33 P 07 32 P 20 21 P 21 22 P 22 23 P 23 24 P 24 25 P 25 26 P 26 27 P 27 28 P SE N 29 A L E /P 30 T X D 11 RX D 10 89C51 U 2 D 0 3 Q 0 2 D 1 4 Q 1 5 D 2 7 Q 2 6 D 3 8 Q 3 9 D 4 1 3 Q 4 1 2 D 5 1 4 Q 5 1 5 D 6 1 7 Q 6 1 6 D 7 1 8 Q 7 1 9 O E 1 L E 1 1 74L S373 U 3 33pf C1 33pf C2 470 R13 2k R14 S1 V CC + 5V P 10.7 P 10 P 11 P 12 P 13 P 14 P 15 P 16 P 17 P 34 P 35 P 30 P 31 P 30.5 D 0.7 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 A 0.15 A 0 A 1 A 2 A 3 A 4 A 5 A 6 A 7 A 8 A 9 A 10 A 11 A 12 A 13 A 14 A 15 22uF C3 1 2 6M H z Y 1 绘 制 过 程 中 注 意 以 下 几 点 ： （ 1） 元 件 U2为 CPU， 型 号 为 89C51， 它 属 于 8051系 列 的 单 片 机 ，原 理 图 符 号 和 8031一 致 ， 可 以 在 库 中 查 找 到 8031的 原 理 图 符号 并 放 置 在 图 纸 中 。（ 2） 元 件 Y1为 晶 体 振 荡 器 ， 位 于 Miscellaneous Devices.IntLib集 成 元 件 库 ， 原 理 图 元 件 名 称 为 “ XTAL” 。（ 3） 元 件 S1为 按 键 开 关 ， 也 位 于 Miscellaneous Devices.IntLib集 成 元 件 库 ， 原 理 图 元 件 名 称 为 “ SW-PB” 。（ 4） 连 线 中 注 意 图 中 端 口 较 多 ， 端 口 组 P10.7送 往 显 示 模块 作 为 数 码 管 的 段 显 示 控 制 ， 端 口 组 P30.5 送 往 显 示 模块 子 原 理 图 display.SchDoc作 为 数 码 管 的 位 显 示 控 制 。 端 口组 A0.15为 地 址 总 线 ， 端 口 组 D0.7为 数 据 总 线 ， 端 口INT1为 中 断 信 号 输 入 端 口 ， RD、 WR为 存 储 器 和 AD转 换 器 的 读 、写 控 制 线 ， 分 别 送 往 AD转 换 模 块 子 原 理 图 AD.SchLib和 存 储器 模 块 子 原 理 图 Memory.SchLib ， ALE端 口 为 AD转 换 器 提 供 时 钟 信 号 。 5) 产 生 并 绘 制 AD转 换 模 块 子 原 理 图 IN T 1 D 0 .7 W R R D A 0 .1 5 A L E IN -0 2 6 m sb 2 -1 2 1 2 -2 2 0 IN -1 2 7 2 -3 1 9 2 -4 1 8 IN -2 2 8 2 -5 8 2 -6 1 5 IN -3 1 2 -7 1 4 lsb 2 -8 1 7 IN -4 2 E O C 7 IN -5 3 A D D -A 2 5 IN -6 4 A D D -B 2 4 A D D -C 2 3 IN -7 5 A L E 2 2 re f(-) 1 6 E N A B L E 9 ST A R T 6 re f(+ ) 1 2 C L O C K 1 0 A D C 0 8 0 9 U 6 2 0 K V R 1 1 2 3 7 4 A L S0 8 U 4 A 3 4 4 0 6 9 U 5 B 1 2 4 0 6 9 U 5 A 4 5 6 7 4 L S0 8 U 4 B 56 4 0 6 9 U 5 C V C C V C C A 0 A 1 A 2 A 0 .1 5 A 1 5 D 0 .7 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 1 2 3 4 5 6 7 8 9 1 0 H e a d e r 1 0 H JP 1 V C C SW -SP D T S2 绘 制 过 程 中 注 意 以 下 几 点 U5为 反 相 器 4069， U4为 二 输 入 与 门 74LS08，它 们 都 是 数 字 集 成 电 路 ， 可 以 利 用 查 找 元 件的 方 法 找 到 ， 但 数 字 电 路 的 原 理 图 元 件 和 放置 方 法 比 较 特 殊 。 AD转 换 器 ADC0809可 以 用 查 找 的 方 法 找 到 ， 可能 不 同 公 司 提 供 的 原 理 图 元 件 管 脚 的 排 列 方式 不 同 ， 不 一 定 强 求 完 全 和 原 图 完 全 相 同 。 6) 产 生 和 绘 制 存 储 器 模 块 子 原 理 图 A 0 .1 5 D 0 .7 R D W RW R 1 A 1 2 2 A 7 3 A 6 4 A 5 5 A 4 6 A 3 7 A 2 8 A 1 9 A 0 1 0 Q 0 1 1 Q 1 1 2 Q 2 1 3 G N D 1 4 Q 3 1 5 Q 4 1 6 Q 5 1 7 Q 6 1 8 Q 7 1 9 C E 2 0 A 1 0 2 1 O E 2 2 A 1 1 2 3 A 9 2 4 A 8 2 5 A 1 3 2 6 A 1 4 2 7 V C C 2 8 2 6 2 5 6 U 7 A 0 A 1 A 2 A 3 A 4 A 5 A 6 A 7 A 8 A 9 A 1 0 A 1 1 A 1 2 A 1 3 A 1 4 A 1 5 A 0 .1 5 D 0 .7 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 V C C 绘 制 过 程 中 注 意 绘 制 过 程 中 注 意 RAM存 储 器 U7（ 26256）在 原 理 图 库 中 查 找 不 到 ， 但 可 以 找 到ROM存 储 器 M27256-25F1， M27256与26256唯 一 的 不 同 在 于 第 1管 脚 的 名 称 ，ROM存 储 器 M27256第 1管 脚 为 编 程 管 脚“ VPP” ， 而 RAM存 储 器 26256第 1管 脚 为写 管 脚 “ ” ,所 以 可 以 采 取 前 面所 讲 的 在 原 理 图 直 接 修 改 管 脚 的 方 法 修改 。 WR 7)产 生 绘 制 电 源 模 块 子 原 理 图 V i n 1 G N D 2 V o u t 3 7 8 0 5 U 8 V C C 1 0 0 0 u F C 5 1 0 0 u F C 7 1 0 0 0 p F C 4 1 0 0 0 p F C 6 + 9 V 6.2.2 从 下 而 上 设 计 层 次 原 理 图 本 节 将 介 绍 采 用 从 下 而 上 的 方 法 绘制 单 片 机 电 机 控 制 系 统 原 理 图 ， 该系 统 由 主 原 理 图 “ 电 机 控 制 主 电路 .SchLib” 和 三 个 子 原 理 图 组 成 ，分 别 为 CPU模 块 子 原 理 图 “ 电 机 控制 CPU.SchLib” ， 直 流 电 机 控 制 模块 子 原 理 图 “ 直 流 电 机 控制 .SchLib” ， 步 进 电 机 控 制 模 块子 原 理 图 “ 步 进 电 机 控 制 .SchLib” 单 片 机 电 机 控 制 系 统 层 次 原 理 图 结 构 图 从 下 而 上 绘 制 层 次 原 理 图 的 步 骤 采 用 从 下 而 上 的 方 法 绘 制 层 次 原 理 图的 步 骤 ： 先 分 别 绘 制 各 子 原 理 图 ，然 后 由 各 子 原 理 图 产 生 主 原 理 图 中的 方 块 电 路 ， 最 后 完 成 方 块 电 路 之间 的 连 线 。 下 面 以 绘 制 单 片 机 电 机控 制 系 统 层 次 原 理 图 为 例 ， 介 绍 从下 而 上 绘 制 层 次 原 理 图 的 具 体 步 骤 。 1. 绘 制 CPU模 块 子 原 理 图 新 建 一 个 工 程 文 件 ， 并 保 存 为 “ 层次 电 路 电 机 控 制 .PRJPCB” ， 在 其下 面 新 建 并 绘 制 CPU模 块 子 原 理 图“ 电 机 控 制 CPU.SchLib” 。 电 机 控 制 CPU.SchLib EA/VP 31 X1 19 X2 18 RESET 9 RD 17 WR 16 INT0 12 INT1 13 T0 14 T1 15 P10 1 P11 2 P12 3 P13 4 P14 5 P15 6 P16 7 P17 8 P00 39 P01 38 P02 37 P03 36 P04 35 P05 34 P06 33 P07 32 P20 21 P21 22 P22 23 P23 24 P24 25 P25 26 P26 27 P27 28 PSEN 29 ALE/P 30 TXD 11 RXD 10 89C51 U1 6M Y133pF C1 33pF C2 22uF C3 470 R1 2k R2 SW-PB S1 +5v +5V P2.7 P2.6 P20 P21 P22 P23 放 置 原 理 图 电 路 端 口 使 用 原 理 图 工 具 中的 原 理 图 电 路 端 口工 具 绘 制 ，注 意 和 方 块 电 路 端口 工 具 相 区 别 ， 它的 属 性 对 话 框 如 图所 示 ， 其 参 数 含 义和 设 置 方 法 却 和 方块 电 路 端 口 基 本 相同 2. 绘 制 直 流 电 机 控 制 模 块 子 原 理 图 2 2 0 R 3 2 2 0 R 4 V C C 1 2 3 7 4 L S 0 8 U 3 A 4 5 6 7 4 A L S 0 8 U 3 B 1 2 4 0 6 9 U 2 A 2 n 2 C 5 2 n 2 C 4 12 J 1 P 2 6 P 2 7 T I P 4 2 Q 4 T I P 4 2 Q 2 T I P 4 1 Q 1 T I P 4 1 Q 3 3. 绘 制 步 进 电 机 控 制 模 块 子 原 理 图 1K R5 1K R6 1K R7 1K R8 V CC 2n2 C6 1 2 3 4 5 J2 P 20 P 21 P 22 P 23 TIP 42 Q 5 TIP 42 Q 6 TIP 42 Q 7 TIP 42 Q 8 4. 新 建 主 原 理 图 ， 并 产 生 各 子 原 理 图 的 方 块 符 号 执 行 【 Design】 /【 Create Symbol Form Sheet】 从子 原 理 图 产 生 原理 图 符 号 菜 单 命令 ， 弹 出 如 图 所示 的 选 择 子 原 理图 对 话 框 ， 选 择要 产 生 原 理 图 符号 的 子 原 理 图 ，如 图 中 选 择 “ 电机 控 制CPU.SchLib” ，点 击 【 OK】 按 钮 。 产 生 的 电 机 控 制 CPU模 块 原 理 图 符 号 弹 出 右 图 所 示 的 是否 反 转 端 口 的 输 入/输 出 方 向 对 话 框 ，点 击 【 NO】 按 钮 不反 转 端 口 的 输 入 /输 出 方 向 ， 从 而 产生 了 电 机 控 制 CPU模 块 的 原 理 图 符 号 ，并 放 置 到 主 原 理 图的 合 适 位 置 ， 如 图所 示 。 P 2 .7 P 2 .6 P 2 0 P 2 1 P 2 2 P 2 3 电 机 控 制 C P U 电 机 控 制 C P U .S C H D O C 产 生 直 流 电 机 控 制 模 块步 进 电 机 控 制 模 块 的 原 理 图 符 号 P 2 . 7 P 2 . 6 P 2 0 P 2 1 P 2 2 P 2 3 电 机 控 制 C P U 电 机 控 制 C P U . S C H D O C P 2 0 P 2 1 P 2 2 P 2 3 步 进 电 机 控 制 步 进 电 机 控 制 . S C H D O C P 2 6 P 2 7 直 流 电 机 控 制 直 流 电 机 控 制 . S C H D O C 5. 完 成 方 块 电 路 符 号 之 间 的 连 接 P 2 . 7 P 2 . 6 P 2 0 P 2 1 P 2 2 P 2 3 电 机 控 制 C P U 电 机 控 制 C P U . S C H D O C P 2 0 P 2 1 P 2 2 P 2 3 步 进 电 机 控 制 步 进 电 机 控 制 . S C H D O C P 2 6 P 2 7 直 流 电 机 控 制 直 流 电 机 控 制 . S C H D O C 6.2.3 利 用 导 航 栏 实 现 层 次 性 原 理图 之 间 的 转 换 层 次 性 原 理 图 之 间 的 转 换 是 指 从 主原 理 图 切 换 到 某 方 块 电 路 对 应 的 子原 理 图 上 ， 或 者 从 某 一 子 原 理 图 回到 其 主 原 理 图 对 应 的 方 块 电 路 图 中 ，此 时 可 以 利 用 Protel DXP提 供 的 导航 栏 实 现 。 打 开 导 航 栏 如 果 导 航 栏 没 有 打 开 ，可 以 执 行 菜 单 命 令【 View】 视 图 /【 Workspace Panels】工 作 区 面 板 /【 Navigator】 导 航栏 ， 打 开 如 图 所 示的 导 航 栏 6.2.4 编 译 层 次 性 原 理 图 在 图 中 点 击 【 Compile】 编 译 按 钮 ， 对层 次 性 原 理 图 进 行 编 译 ， 这 也 是 编 译原 理 图 的 另 一 种 方 法 。 6.2.5 实 现 层 次 性 原 理 图 之 间 的 转 换 层 次 性 原 理 图 经 过 编 译 后 ， 将 在 导 航 栏中 显 示 出 层 次 性 电 路 的 层 次 结 构 ， 主 原理 图 位 于 最 上 层 ， 其 下 部 是 并 列 的 四 个子 原 理 图 ， 可 以 分 别 点 击 各 原 理 图 名 称实 现 原 理 图 之 间 的 切 换 。 （ 1） 从 主 原 理 图 的 方 块 电 路 转 换 到 子 原 理 图 点 击 【 Hierarchy】 按 钮 ， 光 标 变为 十 字 型 ， 在 主 原 理 图 中 单 击 子 原理 图 相 应 的 方 块 电 路 ， 即 可 打 开 方块 电 路 对 应 的 子 原 理 图 。 （ 2） 从 子 原 理 图 转 换 到 主 原 理 图 点 击 【 Hierarchy】 按 钮 ， 光 标 变为 十 字 型 ， 单 击 子 原 理 图 中 的 某 一个 原 理 图 电 路 端 口 ， 编 辑 器 将 自 动切 换 到 主 原 理 图 中 ， 且 光 标 停 留 在子 原 理 图 电 路 端 口 对 应 的 方 块 电 路端 口 上 。 上 机 实 训绘 制 数 码 抢 答 器 层 次 性 原 理 图 1. 上 机 任 务 利 用 从 上 而 下 绘 制 层