《数字电路与数字逻辑》第三章

1 第 3章 集成逻辑门电路 一、逻辑门电路 二、数字集成电路的分类 三、本章内容 3.1 分立元件门电路 一、二极管“与门”电路 二、二极管“或门”电路 三、“非”门电路（反相器） 2 3.2 TTL门电路 一、 典型 TTL与非门 二、 改进型 TTL与非门 三、 其它类型的 TTL门电路 3.3 ECL和 I2L门电路简介 一、 ECL门电路 二、 I2L门电路 3.4 CMOS门电路 一、 CMOS反相器 二、其它类型的 CMOS电路 3 3.地位 第 3章 集成逻辑门电路 一、逻辑门电路 1.概念 2.发展 & I C O 数据信号 控制信号 4 二、数字集成电路的分类 1.按集成度 SSI MSI LSI VLSI 5 74/54AC/ACT 2.按制造工艺 双极型 TTL ECL I2L MOS型 PMOS NMOS CMOS 4000 54/74AS 54/74 54/74H 54/74S 54/74LS 54/74ALS 54/74HC/HCT 54/74FAST Bi-CMOS型 6 TTL、 CMOS集成逻辑门的基本结构、工作原理 和 外部特性（包括逻辑功能和外部电气特性） 。 三、本章内容 7 3.1 分立元件门电路 结论： F=AB 一、二极管“与门”电路 二极管为理想的 0V 逻辑 0 3V 逻辑 1 3V 0 A B F 12V 二极管“与门”电路 8 结论： F=A+B 二、二极管“或门”电路 二极管“或门”电路 3V 0 A B F 二极管为理想的 0V 逻辑 0 3V 逻辑 1 9 三、“非”门电路（反相器） 1.三极管开关特性 (1)截止条件： e结反偏， c结反偏 (2)饱和条件： e结正偏， c结正偏； 在数字电路中，只利用 截止区（关态） 和 饱和区（开态） C C ESCCCS BSB R UVIIi ton、 toff限制了电路的最高工作速度。 (3)三极管瞬时开关特性 ton（开启时间）、 toff（关闭时间） 10 2.三极管反相器 (1)工作原理 结论： P=A 1 A F （ b）逻辑符号 R1 Vcc F (uO) (+12V) VD (+3V) -V BB (-12V) A (u1) iB iC RC D R2 3.4V 0.2V （ a）电路 图 3.1.4三极管反相器电路 (2)负载能力 灌电流负载 拉电流负载 11 3.2 TTL门电路 一、 典型 TTL与非门 1.电路结构 : 输入级 、 中间级、 输出级 2.工作原理： 设 UIH=3.4V UIL=0.2V Uon=0.7V VCC=5V 结论： Y=AB (1) A=B=1, (2) A=0, B=1, Y=0 开态 Y=1 关态 (3) A=1, B=0, Y=1 关态 (4) A=0, B=0, Y=1 关态 12 3.TTL与非门的主要外部特性 (1)电压传输特性 阀值电压： UT=1.4V 关门电平、开门电平及噪声容限 主要静态参数 输出逻辑高电平和低电平 标准值 合格值 高电平 UOH 3.4V 2.4V 0.2V 0.4V 低电平 UOL 0 0.5 1.0 1.5 uI/V a b c d e 3.0 2.0 1.0 uO/V UT (a)电压传输特性 13 (2)输入特性 iI/mA O -0.5 -1.0 -1.5 -2.0 -1.0 - 0.5 0.5 1.0 1.5 2.0 uI/V 1.4 A40 (a)输入特性 uI Vcc uO & V + _ mA iI (b)测试电路 图 3.2.5 输入特性曲线 输入短路电流： IIS=-1.07mA 输入漏电流： IIH= IB1( 0.01) 约为 40 A 1 1 2个或 2个以上 输入端并联时，输入电流如何？ 14 (3)输入负载特性 当 uI 10ns。 3.应用 目前 I2L电路主要用于制作大规模集成电路的内 部逻辑电路（为提高抗干扰能力，接口电路与 TTL电平兼容），很少用来制作中、小规模集成 电路。 37 第四节 CMOS门电路 CMOS门电路的特点 : CMOS反相器 （串联互补）、 CMOS传输门 （并 联互补）是 CMOS集成电路的基本组件。 制作工艺简单，集成度高； 工作电源允许的变化范围大，功耗低； 输入阻抗高，扇出系数大； 抗干扰能力强。 38 一、 CMOS反相器 1.电路结构 NMOS、 PMOS管串联互补。 开启电压 分别为 UTN、 UTP ，为正常工作，要求： VDD UTP + UTN 2.工作原理 3.电压传输特性和电流转移特性 39 静态参数 DDT VU 21 噪声容限 UOL=0V， UOH=VDD （电压利用率高） 在 CC4000系列 CMOS电路的性能指标中规定： 在输出高、低电平的变化不大于 10%VDD的条件 下，输入信号低，高电平允许的最大变化量。 40 4.加电后， CMOS器件输入端 不能悬空 输入电位不定（此时输入电位由保护二极管 的反向电阻比来决定），从而破坏了电路的正 常逻辑关系； 由于输入阻抗高，易接受外界噪声干扰，使电 路产生误动作； 极易使栅极感应静电，造成栅击穿。 41 二、其它类型的 CMOS电路 两个反相器的 负载管并联，驱动管串联 。 1.CMOS与非门 (1)电路结构 (2)工作原理 带缓冲级的 CMOS与非门 42 2.CMOS 或非门 (1)电路结构 两个反相器的 负载管串联，驱动管并联。 (2)工作原理 带缓冲级的 CMOS或非门 CMOS电路举例 -4 43 3.CMOS双向传输门 (1)电路结构 NMOS、 PMOS管并联互补。 (2)工作原理 CMOS电路举例 -5 44 作业题 3.9 3.11 3.16 3.4 3.5 3.6 3.1 (a) 3.2 3.3 45 图 3.1.1三极管开关电路 46 图 3.1.2三极管截止和饱和时的等效电路 47 图 3.1.3三极管瞬时开关特性 48 的最高频率则若 Io f fon unstnst ,5.3,5.1 M Hzttf o f fon 2 0 05.31 11m ax ton toff uI uO 49 (a)灌电流负载等效图 图 3.1.5负载等效电路 若 ICSICM 则 CCCCM( ma x )G R 3.0VII 若 ICSICM 则 C CCCS( ma x )G R 7.0VII 最大灌电流时： 三极管处于临界饱和且满足 ICM要求 50 图 3.1.5负载等效电路 (iD=0) 最大拉电流的确定： 51 (a)电路 A F & B （ b）逻辑符号 图 3.2.1典型 TTL与非门 52 图 3.2.2 T1结构及输入级逻辑等效电路 53 0 0.5 1.0 1.5 uI/V a b c d e 3.0 2.0 1.0 uO/V UT （ a）电压传输特性 uI Vcc uO & V V + _ （ b）测试电路 图 3.2.3 TTL与非门电压传输特性 54 ab段 (截止区 ) cd段 (转折区 ) 阀值电压（开启电压 )UT=1.4V bc段 (线性区 ) 结论： UI=0.2V时， T1深饱和 uI0.6V, T1深饱和 , uB20.7V, uO=3.4V 0.6 VuI1.3V, T2放大 ,T5截止 1.3 VuI1.5V, T2放大 饱和 , T5 放大 饱和 de段 (饱和区 ) 结论： UI =3.4V时， T1倒置放大。 1.5VuI, T2 、 T5饱和 , uO=0.2V 0 0.5 1.0 1.5 uI/V a b c d e 3.0 2.0 1.0 uO/V UT (a)电压传输特性 55 2.4 Uoff Uon 0.4 1.0 0 uO/V uI/V 3.0 2.0 2.5 2.0 1.5 1.0 0.5 0.8V 2.0V 56 UNH UNL 1 0 1 0 0.4V 0.8V uI uO 2.0V 2.4V 1 1 uO uI G1 G2 图 3.2.4输入端 噪声容限示意图 57 定义时，只用一个输入端，当有 2个或 2个以上 输 入端并联时，输入电流如何？ IIH 2IIH & UIH & IIS 1 I IS 2 58 图 3.2.6 输入负载特性 59 图 3.2.6 输入负载特性 uI RI (c) 等效电路 60 61 图 3.2.8 uO=UOH时 TTL与非门输出特性 (a) uO=UOH时输出特性 (b)拉电流负载示意 62 图 3.2.9 uO=UOL时 TTL与非门输出特性 (a) uO=UOL时输出特性 (b)灌电流负载示意 63 图 3.2.10 TTL与非门的扇出 64 图 3.2.15 抗饱和三极管 65 (a)电路 B A Vcc R1 R2 R3 R4 T4 T1 T2 T5 Y 1R 1T 2T （ b）逻辑符号 1 B A Y 图 3.2.17 TTL或非门电路 66 (a)电路 图 3.2.18 TTL异或门电路 67 1B A （ b）国标符号 Y B A （ b）曾用符号 Y 图 3.2.18 TTL异或门电路 68 Y & B A 图 3.2.19 推拉式输出级并联的情况 Y1 & D C Y 2 Y G1 G2 （ a） 69 （ a）电路 & B A (b)国标符号 Y B A (c)曾用符号 Y 图 3.2.20 集电极开路与非门的电路和图形符号 70 图 3.2.21 OC门输出并联的接法及逻辑图 71 图 3.2.22 RL(max)的确定 72 图 3.2.23 RL(min)的确定 73 （ a）控制端高电平有效 B A Vcc T4 T1 T2 T5 Y D P 1 1 EN EN & B A 国标符号 Y EN B A 曾用符号 Y EN 图 3.2.24 三态与非门 74 B A 曾用符号 Y EN （ b）控制端低电平有效 B A Vcc T4 T1 T2 T5 Y D P 1 EN EN & B A 国标符号 Y EN 图 3.2.24 三态与非门 75 图 3.2.25 用三态门构成总线结构 EN 1 A1 G1 EN1 EN 1 A2 G2 EN2 EN 1 An Gn ENn 76 图 3.2.26 用三态门实现数据的双向传输 EN 1 D0 EN EN 1 D 1 总 线 D0/D1 77 例 1 写出下图电路的输出表达式。 EN 1 A B EN 1 F 1 & 解：当 B=0时， 当 B=1时， F=A； F=A 。 所以， F=AB+AB A 1 A 0 B F的卡诺图 78 例 2 如下图所示电路、及其输入信号的波形，试 画出输出信号 P和 G的电压波形并写出 P的逻辑表 达式。 EN & A B P & C D G A B C D G P 解：当 C=0时， 当 C=1时， P=AB+D 。 所以， P=ABC+D P=D； 79 VEE( 5.2V) (a) 电路 80 B A 1 Q P + B A Q P (b)国标符号 (c)曾用 符号 图 3.3.1 典型 ECL或 /或非门电路 81 0V -0.8V -1.6V -0.8V P=P1+P2+P3 P1 P2 P3 注： 82 例 3 写出下图所示 ECL电路的输出表达式 F1 、 F2 和 F3 。 1 1 1 F1 F2 F3 A B C D E F G 解： ECL电路的输 出端可以并联，实 现“线或”功能。 F1=A+B F2=C+D+E+F+G F3=A+B+C+D+E+F+G 83 (a)或门 84 图 3.3.3 I2L基本门电路 (b)或门 85 （ b）逻辑符号 1 A P 图 3.4.1 CMOS反相器 设 UTP= -3V， UTN=3V， VDD=10V。 (1)UIL=0V 310ONR 129 1010O F FR DDDD ONO FF O FF OH VVRR RU (2)UIH=VDD 0OLU T1 、 T2 构成一种推拉式输 出。故输出端不能并接实现 “线与”功能。 86 图 3.4.2 电压传输特性和 电流转移特性 uI iD A B C D E F （ b）电流转移特性 O uI VD D uO UTN A B C D E F UT UTP VDD O (a)电压传输特性 87 DDO FFON VUU 2 1 DD DDDD OLO F FNL V VV UUU 4.0 1.05.0 ( m a x ) DD DDDD ONOHNH V VV UUU 4.0 5.09.0 ( m i n ) UNH UNL 1 0 1 0 uI uO UOH(min) 1 1 uO uI G1 G2 输入端 噪声容限示意图 UOL(max) UON UOFF 88 & B A P （ b）逻辑符号 图 3.4.3 CMOS与非门 A B P RO 0 0 1 RON /2 0 1 1 RON 1 0 1 RON 1 1 0 2RON 输出阻抗变化大； 存在 A的缺点： 输入端数目 ,UOL ,UNL。 89 B A 1 P 1 1 1 图 3.4.4 带缓冲级的 CMOS与非门 90 1 B A P （ b）逻辑符号 图 3.4.5 CMOS或非门 输出阻抗变化大； 存在的缺点： 输入端数目 ,UOH,UNH。 91 B A 1 P & 1 1 图 3.4.6 带缓冲级的 CMOS或非门 92 例 4 写出下图 CMOS电路的逻辑表达式。 1 A B P2 VDD EN 1 B A 逻辑符号 P2 解：当 B=0时， 当 B=1时， P2 = A； P2 为高阻态。 93 TG C C OI uu / IO uu / C C OI uu / IO uu / (b)国标符号 (c)曾用 符号 图 3.4.7 CMOS双向传输门 94 c=1时传输， c=0时关断。 c=1时 N管导通 P管导通 TNDDI UVu 0 DDITP VuU TPU TNDD UV 0 VDD 图 3.4.7-1 CMOS双向传输门工作原理 95 例 5 写出下图 CMOS电路的逻辑表达式。 解：当 B=0时， 当 B=1时， P4 为高阻态。 1 A B VDD TG P4 P4 = A； EN 1 B A 逻辑符号 P4