数字电路逻辑设计第七章半导体存储器

微型计算机系统中的存储器部件分两类： 一类存储器用于保存正在处理的指令和数据， CPU 可以直接对它进行访问。通常称为 主存储器 或 内存储器。 一类存储器由能记录信息的装置组成， CPU需要使用 其所存放的信息时，须将信息送到前一类存储器。通常称 为 外存储器 或 海量 (mass storage)存储器 。 微型计算机中按物理介质不同存储器的分类： 磁表面存储器见用于组成 外存储器 ，半导体存储器件用来 组成 内存储器 。 内存储器 总是由 只读存储器件 （ ROM)和 随机存储器件 (RAM)两类器件组成。 微型计算机中按物理介质不同存储器的分类如图所示： 第七章 半导体存储器 7.1 概述 7.2顺序存取存储器（ SAM） 7.3随机存取存储器（ RAM） 7.4只读存储器（ ROM） 7.1 存储器概述 按材料分类 1) 磁介质类 软磁盘、硬盘、磁带、 2) 光介质类 CD、 DVD、 MO、 3) 半导体介质类 SDRAM、 EEPROM、 FLASH ROM、 按功能分类 主要分 RAM和 ROM两类，不过界限逐渐模糊 RAM: SDRAM, 磁盘， ROM: CD, DVD, FLASH ROM, EEPROM 1. 存储器一般概念 讨论学习半导体介质类存储器件的结构功能和使用特点 半导体存储器能存储大量二值信息，是数字系统不 可缺少的部分 . 2. 存储器分类： RAM (Random Access Memory) 随机存取存储器 ROM (Read Only Memory) 只读存储器 随机存取存储器：在运行状态可以随时进行读或写操作 RAM信息易失 ： 芯片必须供电才能保持存储的数据 SRAM:静态 RAM DRAM:动态 RAM 只读存储器：通过特定方法写入数据，正常工作时只能读出 ROM信息非易失 ：信息一旦写入，即使断电也不会丢失 ROM (工厂掩膜 ) PROM (一次编程 ) 7.1 存储器概述 EPROM(可擦除可编程 ) 双极型 MOS型 种类 由制造工艺分 3. 衡量存储器的 主要性能指标 ： 容量： 存储单元总数（ bit） 存取时间： 表明存储器工作的 存储速度 其它：材料、功耗、封装形式等等 7.1 存储器概述 1K bit = 1024 bit= 210 bit 128M bit = 134217728 bit = 227 bit 字长： 一个芯片可以同时存取的比特数 1位、 4位、 8位、 16位、 32位等等 标称： 字数 位数 (字长 ),如 4K 8位 = 212 8 =215单元（ bit） 读操作和写操作时序图：存储器的工作时序关系 字数 （通常以字节个数 为单位） 字长 (位数 ) （通常以字节为单位） 存 储 器 存储容量： 存储单元总数（ bit） 存储单元总数 =字数 位数 (字长 ) 不同的存储器芯片 ， 其存储容量是不同的 。 例如某 一半导体存储器芯片 ， 共有 4K个存储单元 ， 每个单元 存储 8位二进制信息 ， 则该芯片的存储容量是 4K 8bits 或 4K字节 ， 简称 4KB。 字节数 （ 4K个字节数） 字节长 B （一个字节 8bits） 存 储 器 存储单元总数 =字数 位数 (字长 ) =4K 8bits 7.2 顺序存取存储器（ SAM） 一、 动态 CMOS反相器 二、 动态 CMOS移存单元 三、动态移存器和顺序存取存储器 Sequential Access Memory 一、 动态 CMOS反相器 由传输门和 CMOS反 相器组成 。 电路中 T1、 T2 栅极的寄生电容 C是存储信 息的主要 “ 元件 ” 。 MOS管栅电容 C的暂存作用 栅电容 C充电迅速，放电缓慢，因此可以暂存输入信息。若 每隔一定时间对 C补充一次电荷，使信号得到 “ 再生 ” ，可长期 保持 C上的 1信号，这一操作过程通常称为 “ 刷新 ” 。 CP的周期不能太长，一般应小于 ms。 电路结构 图 7-2-1 动态 CMOS反相器 vI + TG1 CP C R VDD T2 T1 v O CP + 二、 动态 CMOS移存单元 动态 CMOS移存单元由两个动态 CMOS反相器串接而成。 当 CP=1时，主动态反相器接收信息，从动态反相器保持原存 信息； CP=0时，主动态反相器保持原存信息，从动态反相器随主 动态反相器变化。每经过一个 CP，数据向右移动一位。 主 从 1位 I TG1 CP C1 VDD T2 T1 O CP TG2 CP C2 VDD T4 T3 CP 图 7-2-2 动态 CMOS移存单元 三、 动态移存器和顺序存取存储器 动态移存器 动态移存器可用动态 CMOS移存单元串接而成，主要用来组 成顺序存取存储器 (SAM)。 由于需要读出的数据必须在 CP的推动下，逐位移动到输出端 才可读出，所以存取时间较长，位数越多，最大存取时间越长。 0 1 2 1023 串入 串出 CP CP 1位动态移存单元 图 7-2-3 1024位动态移存器示意图 (1) 循环刷新 片选端为 0。只要不断电，信息可在动态中长期保存。 (2) 边写边读 片选端为 1，写 /循环为 1，且读控制端也为 1。 (3) 只读不写，数据刷新 片选端为 1，写 /循环为 0，读控制端为 1。 先入先出 (FIFO)型 SAM 特点： 每次对外读 (或写 )一个并行的位数据，即一个 字 。 SAM中的数据字只能按 “ 先入先出 ” 的原则顺序读出。 逻辑图 三、 动态移存器和顺序存取存储器 无二极管 的单元 ,代表存储数据 0. 其存储容量是 4 4位。 （ 2） 输出信号表达式 与门阵列输出表达式： 或门阵列输出表达式： 010 AAW 011 AAW 012 AAW 013 AAW 200 WWD 3211 WWWD 3202 WWWD 313 WWD . . . . . . . . . . . . . . . . . . . . . . . . . . . EN D EN EN D D D EN . D D D D 0 0 11 2 2 3 3 输出缓冲器 位 线 W W W0 1 2 3 字 线 与 门 阵 列 （译码器） EN . . 1 A （编码器） . . . . 或 0 . . 1 . . A 1 . 阵 1 CC 门 . 1 W V 列 . （ 3） ROM存储内容的真值表 与门阵列输出表达式： 010 AAW 011 AAW 012 AAW 013 AAW 或门阵列输出表达式： 200 WWD 3211 WWWD 3202 WWWD 313 WWD 地 址 存 储 内 容 A1 A0 D3 D2 D1 D0 0 0 0 1 1 0 1 1 0 1 0 1 1 0 1 0 0 1 1 1 1 1 1 0 分析表明：在该 ROM中固定存储 了字长为 4位的 4 个字，需要时可 按地址提取。 这个存储矩阵实际上就是由 4个或门组成的二极管 编码器，所以 ROM存储矩阵是组合电路， RAM 存储矩阵是时序电路 A 0 A1 A1 A 0 Y0 Y1 Y2 Y3 D3 D2 D1 D 0 2 线 -4 线 译码器 熔丝连通代表 1 编程前的 PROM 存储 矩阵 字线 位线 二极管 PROM的结构示意图 7.4 只读存储器（ ROM） 4. PROM的存储单元 A 0 A1 A1 A 0 Y0 Y1 Y2 Y3 D3 D2 D1 D 0 2 线 -4 线 译码器 熔丝断开代表 0 编程后的 PROM 地 址 A1 A0 D3 D2 D1 D0 内 容 0 0 0 1 0 1 1 1 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0 1 7.4 只读存储器（ ROM） 【 解 】 （ 1） 写出各函数的标准与或表达式： 按 A、 B、 C、 D顺序排列变量 ， 将 Y1、 Y2、 Y4扩展成为四变量逻辑函数 。 1、 实现任意组合逻辑函数 【 例 1】 试用 ROM实现下列函数： A B CCBACBACBAY 1 CABCY 2 ABCDDCABDCBADBCACDBADCBAY 3 B C DA C DA B DA B CY 4 ），（ ），（ ），（ ），（ 151413117 15129630 1514111076 1514985432 4 3 2 1 m m m m Y Y Y Y 三 ROM的应用： （ 2） 选用 16 4位 ROM， 画存储矩阵连线图： （ 阵列图 ） 与 ） 取 列 WW W m ) 1 存 门 10 7 ( 码 门 9 1 W WW 1 ) 0 m 4 1 （ (0 1 1 2 3 W Y Y Y 14 W Y W11 址 或 WW 13 W 643 W 1512 WW 阵 52 1 译 器 ） 阵 地 矩 列 （ 阵 W 8 C D A B 用 ROM实现逻辑函数一般 步骤 根据逻辑函数的输入、输出变量数目，确 定 ROM的容量，选择合适的 ROM 写出逻辑函数的最小项表达式，画出 ROM 的阵列图。 根据阵列图对 ROM进行编程。 1. 特点： 与阵列固定 、 或阵列可编程 2. 应用： 存储器 实现任意组合逻辑函数 与阵列固定 最小项 或阵列可编程的器件 最小项的和项 最小项表达式 2、可编程只读存储器 PROM 例： 下图是一个 8（字线） 4（数据）的存储器数据阵列图。 3-8线译码器 8 4存储单元矩阵 输出缓冲器 地址码输入端 数据输出端 字线 由地址译码器选中不同的字线，被选中字线上的四位数 据通过输出缓冲器输出。 如当地址码 A2A1A0 000时，字线 P0 1，将字线 P0上的 存储单元存储的数据 0000输出，即 D0 D3 0000。 0 0 0 1 0 0 0 0 存储容量：字数 位数 2n m 存储器与 PROM阵列对应关系 输入地址信号为电路的输入逻辑变量。 地址译码器产生 2n个字线为固定与阵列产生 2n个乘积项。 存储矩阵为或阵列把乘积 项组合成 m个逻辑函数输出。 2、用可编程只读存储器 PROM实现逻辑函数 例 2： 试用适当容量的 PROM实现两个两位二进制数比较 的比较器。 （ 1）设两个两位二进制数分别为 A1A0和 B1B0， 当 A1A0大于 B1B0时， F1 1 当 A1A0等于 B1B0时， F2 1 当 A1A0小于 B1B0时， F3 1 由此列出了两位二进制数比较结果的输入输出对照表。 2、用可编程只读存储器 PROM实现逻辑函数 NO A 1 A 0 B 1 B 0 F 1 F 2 F 3 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 0 0 0 1 0 0 1 0 0 1 1 0 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 0 0 1 0 0 0 1 0 根据表可写出输出逻辑函数的最小项表达式为： F1 m（ 4,8,9,12,13,14） F2 m（ 0,5,10,15） F3 m（ 1,2,3,6,7,11） （ 2）把 A1A0和 B1B0作为 PROM的输入信号， F1、 F2和 F3为或 阵列的输出。 4个地址进行全译码， 产生 16个乘积项。 0 . . . 16 3个输出产生 3个 乘积项之和函数。 （ 3）选用 PROM的容量 16 3位可满足要求。 一般 PROM输入地址线 较多，容量也较大，又因为 PROM的与阵列固定，必须 进行全译码，产生全部的最 小项。 实际上，大多数组合 逻辑函数的最小项不超过 40 个，使得 PROM芯片的面积 利用率不高，功耗增加。 四 . ROM ROM的编程是指将信息存入 ROM的过程 。 根据编程和 擦 除 的 方 法 不 同 ， ROM 可 分 为 掩 模 ROM 、 可 编 程 ROM(PROM)和可擦除的可编程 ROM(EPROM)三种类型 。 1) 掩模 ROM 掩模 ROM中存放的信息是由生产厂家采用掩模工艺专 门为用户制作的 ， 这种 ROM出厂时其内部存储的信息就已 经 “ 固化 ” 在里边了 ， 所以也称固定 ROM。 它在使用时只 能读出 ， 不能写入 ， 因此通常只用来存放固定数据 、 固定 程序和函数表等 。 2) 可编程 ROM(PROM) PROM在出厂时 ， 存储的内容为全 0(或全 1)， 用户根据 需要 ， 可将某些单元改写为 1(或 0)。 这种 ROM采用熔丝或 PN结击穿的方法编程 ， 由于熔丝烧断或 PN结击穿后不能再恢 复 ， 因此 PROM只能改写一次 。 熔丝型 PROM的存储矩阵中 ， 每个存储单元都接有一个 存储管 ， 但每个存储管的一个电极都通过一根易熔的金属丝 接到相应的位线上 ， 如图 7-6 所示 。 用户对 PROM编程是逐 字逐位进行的 。 首先通过字线和位线选择需要编程的存储单 元 ， 然后通过规定宽度和幅度的脉冲电流 ， 将该存储管的熔 丝熔断 ， 这样就将该单元的内容改写了 。 图 7-6 熔丝型 PROM的存储单元 U CC 字线 W i 位线 D i 熔丝 ( a ) ( b ) 字线 熔丝 位线 采用 PN结击穿法 PROM的存储单元原理图如图 7-7(a) 所示 ， 字线与位线相交处由两个肖特基二极管反向串联 而成 。 正常工作时二极管不导通 ， 字线和位线断开 ， 相 当于存储了 “ 0”。 若将该单元改写为 “ 1”， 可使用恒流 源产生约 100150 mA电流使 V2击穿短路 ， 存储单元只剩 下一个正向连接的二极管 V1(见图 (b)， 相当于该单元存 储了 “ 1”；未击穿 V2的单元仍存储 “ 0”。 图 7-7 PN结击穿法 PROM的存储单元 字线 W i 位线 D i ( a ) V 1 V 2 位线 D i 字线 W i ( b ) 3) 可擦除的可编程 ROM(EPROM) 这类 ROM利用特殊结构的浮栅 MOS管进行编程 ， ROM中存储的数据可以进行多次擦除和改写 。 最早出现的是用紫外线照射擦除的 EPROM(Ultra- Violet Erasable Programmable Read-Only Memory, 简称 UVEPROM)。 不久又出现了用电信号可擦除的可编程 ROM(Electrically Erasable Programmable Read-Only Memory, 简称 E2PROM)。 后来又研制成功的快闪存储器 (Flash Memory)也是一种用电信号擦除的可编程 ROM。 7.4只读存储器（ ROM） 浮栅是与四周绝缘的一块导体 控制栅上加正电压， P型衬底 上部感生出电子，可产生 N型 反型层使 NMOS管导通 如果浮栅带负电，则在衬底上 部感生出正电荷，阻碍控制栅 开启 MOS 管。开启需要更高的 电压。 加相同栅电压时，浮栅带电与 否，表现为 MOS管的通和断 叠栅（ SIMOS）管用浮栅是否 累积有负电荷来存储二值数据。 3） 叠栅 MOS管结构 EPROM(光擦除可编程 ROM)存储单元 7.4 只读存储器（ ROM） 写入： 在栅漏极间加上高电压 漏极 PN结反相击穿，产生大量 高能电子，在栅极高电压的吸 引下，穿透栅极绝缘层，部分 堆积在浮栅上使浮栅带负电 擦除 ：用紫外线照射使浮栅上 电子形成光电流释放 擦除时间长， 1020分钟 整片擦除 写入一般需要专门的工具 7.4只读存储器（ ROM） 结构： 浮栅与漏极 N区延长区有一点交 迭并且交迭处的绝缘层厚度很小 写入： 控制栅上加高电压，漏极接地即 可对浮栅充电，电子穿透绝缘层积累在 浮栅上 擦除： 控制栅接地，漏极接高电压即 可对浮栅放电，即为电擦除 读出： Gc=3V,Wi=5V 擦除： Gc=Wi=20V 写入： Gc=0, Wi=Bi=20V 可擦除单个存储单元 芯片内部带有升压电路 工作机理与叠栅 MOS管相同 4）隧道 MOS管的结构 E2PROM的存储单元 7.4 只读存储器（ ROM） 5）快闪存储器 MOS管的结构 FLASH ROM存储单元 写入： 利用雪崩击穿产生的大量高能 电子在浮栅上积累 读出： Wi=5V,Vss=0V 写入： Wi=6V, Gc=12V脉冲， Vss=0 擦除： Gc=0V, Vss=12V 整片或分块擦除 电路形式简单、集成度高、可靠性好 工作机理与叠栅 MOS管相同 结构： 快闪存储器 MOS管的源极 N+ 区 大于漏极 N+区（非对称）且浮栅到 P 型 衬底间的氧化绝缘层比 SIMOS管的更薄 擦除： 控制栅接地、源级接高电压， 利用隧道效应放电 五 EPROM举例 2764 V Vpp cc CE P G M A A D D 12 0 07 地 2764 A A A A A A A A A A A 0 1 2 3 4 5 6 7 8 9 10 A A 11 12 O O O O O 0 O 1 2O 3 4 5O 6 7 2 23 21 24 25 3 4 5 6 7 8 9 8kB 8 2764 10 V P P 1 27 P G M (P G M ) V CC V IH 20 CS OE CS OE 22 11 12 13 14 15 16 17 18 地 址 输 入 数 据据 输 出 A A 12 0 D D7 CE 0 P G M V pp ccV 引脚 功能 地址输入 芯片使能 编程脉冲 电压输入 数 据 本章小节 2 RAM是一种时序逻辑电路 ， 具有记忆功能 。 其存储的数据随电源断电 而消失 ， 因此是一种易失性的读写存储器 。 它包含有 SRAM和 DRAM两 种类型 ， 前者用触发器记忆数据 ， 后者靠 MOS管栅极电容存储数据 。 因此 ， 在不停电的情况下 ， SRAM的数据可以长久保持 ， 而 DRAM则必 需定期刷新 。 1 半导体存储器是现代数字系统特别是计算机系统中的重要组成部件 ， 它可分为 RAM和 ROM两大类 。 3 ROM是一种非易失性的存储器 ， 它存储的是固定数据 ， 一般只能被读 出 。 根据数据写入方式的不同 ， ROM又可分成固定 ROM和可编程 ROM。 后者又可细分为 PROM、 EPROM、 E2PROM和快闪存储器等 ， 特别是 E2ROM 和快闪存储器可以进行电擦写 ， 已兼有了 RAM的特性 。 4 从逻辑电路构成的角度看 ， ROM是由与门阵列 （ 地址译码器 ） 和或门 阵列 （ 存储矩阵 ） 构成的组合逻辑电路 。 ROM的输出是输入最小项的 组合 。 因此采用 ROM构成各种逻辑函数不需化简 ， 这给逻辑设计带来 很大方便 。 随着大规模集成电路成本的不断下降 ， 利用 ROM构成各种 组合 、 时序电路 ， 愈来愈具有吸引力 。