《组合逻辑电路》PPT课件

第四章 组合逻辑电路,组合逻辑电路-时序逻辑电路,组合逻辑电路： 由门电路组成 完成逻辑运算 无记忆功能 时序逻辑电路： 由触发器和门组成 具有记忆功能,组合逻辑电路特点,组 合 逻 辑 电 路,X1,X2,Xn,Y1,Y2,Ym,组合逻辑电路特点,由逻辑门组成 由输入一直通向输出，无反馈 组合逻辑电路电路在任一时刻输出信号的稳态值，仅取决于该时刻的输入信号，而与输入的历史无关，即无记忆功能,常用组合电路模块,经常使用的组合电路模块有： 编码器 译码器 多路选择器 多路分配器 加法器 比较器 ,常用组合电路模块,这些模块均有集成电路可供使用，而不需再设计 在可编程器件中也有这些模块 在工程设计中具有十分重要的地位 也是本课程重点之一 本节讲它们的定义、实现方法及它们的应用,编码器,用二进制代码表示特定信息的过程称为编码 实现编码的电路叫编码器 键盘,二进制编码器,n位编码，可表示2n种不同的事件 称具有2n位输入、n位输出的编码器为二进制编码器 其中每个事件都被编码为一个唯一的二进制码,Y1=X2+X3=X2X3 Y0=X1+X3=X1X3,4-2编码器,4-2编码器,Y1=X2+X3=X2X3 Y0=X1+X3=X1X3 E0=X0+X1+X0+X1=X0X1X2X3,74LS148 8-3优先编码器,74LS148 8-3优先编码器,输入、输出变量上 均有一个反号，表 示“低有效 （LOW ACTIVE）”,输出编码变量上 的有一个反号，表 示输出编码为反码,逻辑符号,74LS148 8-3优先编码器,74LS148的级联,16-4优先编码器,74LS147 10-BCD编码器,输入19, 低有效 输出为09的BCD码, 低有效 无有效输入时输出0的BCD码 是优先编码器, 9的优先级最高 问题: 可否作为8-3优先编码器? 如果可以, 哪条引脚可做为Ei, Eo使用?,译码器,译码是编码的逆过程：n 输入，2n输出 一组输入编码对应一个输出有效 实现译码功能的电路被称为译码器 译码器是多输入、多输出的组合逻辑电路 用于控制系统、数字系统中译 码器的作用是将给定的若干位二进制代码 “翻译”出来，还原成有特定意义的输出信息,2-4译码器,2位输入编码 4个输出, 分别对应4组输入编码 Y3=A B=m3 Y2=A B=m2 Y1=A B=m1 Y0=A B=m0,功能表,输出高有效,2-4译码器,功能表,Y3=A B=M3 Y2=A B=M2 Y1=A B=M1 Y0=A B=M0,2-4译码器,功能表,Y3=A B E=M3 E Y2=A B E=M2 E Y1=A B E=M1 E Y0=A B E=M0 E,E,E,译码器的应用,74LS138 3-8译码器,E为输入使能端,它们有效时,输出为有效译码输出;否则输出均无效,A,B,C为输入编码,A为高位,07为输出端,输出,输入端上的圆圈和变量上的反号均表示低有效,如果有多个输入使能端,则只有当它们都有效时,输出才为有效译码输出,高有效时是m 低有效时是M,74LS138 3-8译码器,74LS138 3-8译码器,负逻辑,与非. 负与非等于正或非 也可以看作先反后与,74LS138 3-8译码器级联,8 9 10 11 12 13 14 15,A,E,74LS139 DUAL 2-4译码器,用2-4译码器实现4-16译码器,4-10译码器 74LS42,可否用作3-8译码器?,可否有使能端?,7段显示译码器,7段显示译码器 74LS248,用于驱动共阴极7段显示器,7段显示译码器 74LS248 应用,用译码器实现逻辑函数 I,输出是低有效,每个输出端是一个最大项,F(A,B,C)=(2,5,7)=M2 M5 M7,F(A,B,C),F(A,B,C)=(2,5,7) =(0,1,3,4,6)= m0+m1+m3+m4+m6 =M0M1M3M4M6,F(A,B,C),低有效时可用与门,也可以用与非门.应该选择输入端较少的那种,用译码器实现逻辑函数 II,输出是高有效,每个输出端是一个最小项,F(A,B,C)=(2,5,7)=m2+ m5 + m7,F(A,B,C),F(A,B,C),A,B,C,高有效时可用或门,也可以用或非门.应该选择输入端较少的那种,用译码器实现逻辑函数 III,用译码器可实现任意逻辑函数 应先将函数写成标准表达式 画逻辑图时须先将使能端接为有效 输出高有效时可用译码器加”或门”或加”或非门”,应该用输入端数较少的那种 输出低有效时可用译码器加”与门”或加”与非门”,应该用输入端数较少的那种 应注意译码器的变量顺序和逻辑函数的变量顺序的关系,用译码器实现逻辑函数 IV,设函数输入变量数为n, 译码器编码输入端数为k, 则用译码器可实现n=k的任意逻辑函数,加法器,完成一位二进制数相加的逻辑电路 半加器 全加器,半加器,S,逻辑图,逻辑符号,真值表,全加器,Ci=AiBi+AiCi-1 +BiCi-1,Sii i C i-1,逻辑图,逻辑符号,真值表,1.用异或门和与非门实现全加器,2.证明逻辑图的正确性,全加器的级联,A3,A2,A1,A0,B3,B2,B1,B0,S0,S1,S2,S3,C3,74LS183双全加器,74LS83/283 快速进位全加器,A1,加法器应用 I,余3码8421码转换,加法器应用 II,A+(B)补,溢出判决电路,A3,A2,A1,A0,B3,B2,B1,B0,S0,S1,S2,S3,C3,OVERFLOW,BCD码加法器,A3,A2,A1,A0,B3,B2,B1,B0,S0,S1,S2,S3,C3,A3,A2,A1,A0,B3,B2,B1,B0,S0,S1,S2,S3,C3,E=S3S3+S3S1+C3,0,0,数值比较器,74LS85 四位比较器,74LS85 四位比较器,74LS85的级联,8 bits,Lower 4 bits,Higher 4 bits,1,x,x,Result,用一片74LS85比较5位二进制数,Higher 4 bits,A0,B0,数据/多路选择器,4-1数据/多路选择器,功能表,逻辑表达式,Y=m0D0+m1D1+m2D2+m3D3=miDi,逻辑图,逻辑符号,74LS153 双4-1多路选择器,74LS150 16-1 MUX,74LS151 8-1 MUX,多路选择器的级联,1.利用使能端 2.输出端相或,C,D,4-1,4-1,4-1,4-1,4,4,4,4,Y,C,B,4-1,4-1,4,4,2-1,A,Y,C,B,0,1,用多路选择器实现逻辑函数 I,Y=m0D0+m1D1+m2D2+m3d3+m4D4+m5D5+m6D6+m7D7=miDi,设有函数F(A,B,C)=(1,2,4,7),令A2=A, A1=B, A0=C, D0=D3=D5=D6=0, D1=D2=D4=D7=1, G=0,当变量数n与数据选择端数k相同时,直接令Di=0或1即可,则Y=m1+m2+m4+m7=F(A,B,C),F,注意变量与数据选择端的对应关系,用多路选择器实现逻辑函数 II,设函数输入变量数为n, 多路选择器的选择输入端数为k, 则用多路选择器既可实现nk的逻辑函数 k个变量接选择端 其它变量接数据端 其它变量构成”余函数” 问题:如何确定余函数?,A B,?,C D,用多路选择器实现逻辑函数 III,试用两个4-1MUX实现一位全加器,真值表法:,三个输入变量,两个放在选择输入端, 另一个放在数据输入端. 将A,B接A1,A0,Ci=AiBi 0+AiBi Ci-1+AiBi Ci-1+AiBi 1,Si-1=AiBi Ci-1+AiBi Ci-1+AiBi Ci-1 +AiBi Ci-1,用多路选择器实现逻辑函数 IV,对于Ci,有:D0=0, D1=Ci-1, D2=Ci-1, D3=1,0 Ci-1 Ci-1 1,Ci,Si,Ai Bi,Ai Bi,用多路选择器实现逻辑函数 V,代数法求余函数 Ci=AiBi+AiCi-1+BiCi-1 =AiBi+Ai(Bi+Bi)Ci-1+(Ai+Ai)BiCi-1 =AiBi+AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1 =AiBi 0+AiBi Ci-1+AiBi Ci-1+AiBi 1 Si=ABC =AiBi Ci-1+AiBi Ci-1+AiBi Ci-1+AiBi Ci-1,用多路选择器实现逻辑函数 VI,K图法求余函数 令A1A0=AiBi 得Ci: D0=0, D1=Ci-1, D2=Ci-1, D3=1 得Si: D0=Ci-1, D1=Ci-1, D2=Ci-1, D3=Ci-1,Ci,Ci-1,Ai,Bi,Si,Ci-1,Ai,Bi,Bi,Ai,0,Ci-1,Ci-1,1,Bi,Ai,Ci-1,Ci-1,Ci-1,Ci-1,降维卡诺图,用多路选择器实现逻辑函数 VII,如果令A1A0=BiCi-1 对于Ci: D0=0, D1=Ai, D2=Ai, D3=1 对于Si: D0=Ai, D1=Ai, D2=Ai, D3=Ai 当然也可以令 A1A0=AiCi-1,Ci,Ci-1,Ai,Bi,Si,Ci-1,Ai,Bi,Ci-1,Bi,0,Ai,Ai,1,Ci-1,Bi,Ai,Ai,Ai,Ai,用多路选择器实现逻辑函数 VIII,设F(A,B,C,D)=(4,5,6,7,11,12,13,14). 试用一个4-1MUX和一个异或门实现. 输入不提供反变量, 也不提供0,1. 该题的关键是选谁做选择输入端. 选A,B? 不可 选C,D? OK.,F(A,B,C,D),A,B,C,D,D,C,B,B,B,AB,数据分配器,数据分配器,Y3=A1 A0 Din,真值表,逻辑表达式,逻辑图,逻辑符号,数据分配器,Din,Y0,Y1,Y2,Y3, 74LS139, 74LS139,时分数据传输系统,组合电路分析的意义,确定电路所实现的逻辑函数, 即输入输出逻辑关系 用不同的逻辑电路实现同一逻辑函数, 即修改设计,使之更为合理 分析结果可用于故障诊断,组合电路分析的步骤,确定输入输出变量 给每一个逻辑门或逻辑模块的输出设一个中间变量 写出每个中间变量与输入变量的关系式, 能化简则化简, 以使后续过程简单 上一过程继续, 直至得到输入输出关系式 根据要求画出真值表或(和)波形图 说明逻辑电路所实现的逻辑功能,分析组合电路的类型,由各类门(SSI)组成的组合电路 由各种组合电路模块(MSI)组成的电路,SSI组合电路分析举例,G1=X1+X2,G2=X1+X2+X3,分析组合逻辑电 路的第一步是 直接写出 逻辑表达式,F1=X1,F2=X1X2,F3=X3G1 =X3(X1+X2),F4=X4G2 =X4(X1+X2+X3),SSI组合电路分析举例,F1=X1,F2=X1X2,F3=X3G1 =X3(X1+X2) =X3X1+ X3 X2,F4=X4G2 =X4(X1+X2+X3) =X4X1+ X3 X2 + X3 X2,列表时应按变量 顺序排列, 否则 不容易看出结果,SSI组合电路分析举例,由真值表知: 这 是一个4位求补 电路. F=X+1,MSI组合电路分析举例,直接写表达式,=(0,5,10,15),MSI组合电路分析举例,E,D1=E=AB,D2=COUT=A+B,MSI组合电路分析举例,如果求标准表达式或真值表，可用图,也可用书上的方法,组合逻辑电路的设计,设计就是用数字电路实现逻辑函数 用实现 用实现,用设计组合逻辑电路,给定逻辑函数时先用图化简为最简式 用与门和或门：与或式 用或门和与门：或与式 用与非门：与非与非式 用或非门：或非或非式 用与或非门：与或非式 在适当的时候用异或门比较简单 最后结果为逻辑图,用设计组合逻辑电路,用译码器加门实现逻辑函数：标准表达式 用多路选择器实现逻辑函数：标准表达式或余函数 方便时还可用加法器,组合逻辑电路设计举例,ML=B,MS=A B+C,水塔水位控制 三个传感器: 水位低于检测面时输出1 水位高于检测面时输出0 液面处于绿色区域时,两台水泵均不工作; 处于橙色区域时,小水泵工作; 处于黄色区域时,大水泵工作; 处于红色区域时,大、小水泵同时工作,组合逻辑电路设计举例,对某项议案进行表决，以决定其是否通过的方式有 以下几种： 简单多数即为通过，1/2； 三分之二以上才算通过，2/3； 全体同意方能通过，即所谓的一票否决制 假设有 5 个人进行表决，试设计一个逻辑判断电路，以实现这三种表决方式。请选用较经济的逻辑部件实现此电路,表决电路设计,电路应有三种表决方式, 所以应由两位输入变量控制. 设为X1, X0 5人参与表决, 设为5个输入变量, 分别为A,B,C,D,E 那么, 这是一个7变量函数 如果用SSI实现, 化简函数过程相当繁 采用8-1MUX加门实现 设计应向这一方向进行,表决电路设计,先确定哪3个变量作为选择输入变量? 根据题意, 变量A,B,C,D,E具有相同的意义: 没有考虑某人的权利的大小. 不管是哪种表决方案, 均是要数同意人的个数 将变量X1,X0,A分别接至MUX的S2,S1,S0, 则余函数的输入变量为B,C,D,E，是4变量函数,表决电路设计,表决电路设计,表决电路设计,表决电路设计,D0,B,C,D,E,D1,B,C,D,E,D2,B,C,D,E,D3,B,C,D,E,D4,B,C,D,E,D5,B,C,D,E,D0=D4= BCD+BCE+BDE+CDE,D1=BC+CE+DE+CD+BD+BE,D2=D5=BCDE,D4=D6=D7=0,表决电路设计,F,F,组合逻辑电路中的竞争与冒险,当A=B=1时Y=C+C=1,信号C经过不同的路径到达输出称为竞争,由于竞争产生的窄脉冲称为”毛刺”;出现毛刺的现象称为冒险,出错!,负向毛刺称为”0” 冒险,有竞争不一定产生险象; 险象可能会对后续电路 产生影响,冒险的判断,K图中如果两个K圈相切,则可能产生”1”冒险,A,B,C,还可以用仿真软件进行冒险分析,或用实验的方法进行冒险分析,冒险的排除,用滤波的方法,冒险的排除,加选通信号,冒险的排除,增加冗余项,A,B,C,本章小结,常用部件: 编码器 译码器 加法器 比较器 多路选择器 多路分配器,本章小结,组合电路的分析: SSI, MSI组成电路的分析 给定电路,求功能 分析过程: 写中间变量并化简 写输出函数 做真值表 描写功能 根据题目要求,本章小结,组合逻辑电路的设计 SSI，必须化为最简 5种表达式 用5种门实现 异或门 用K图比较方便 MSI，使能端必须有效 译码器，标准表达式+门 多路选择器，标准表达式+余函数 加法器,本章小结,组合逻辑电路的设计 关键一步是将实际问题抽象为逻辑问题 一般先得到真值表 根据设计要求得到适合的表达式 画逻辑图,本章小结,竞争与冒险 如何识别 如何消除,