《数字电路与数字逻辑》第四章

2020年10月2日星期五,第四章 组合逻辑电路,1,第四章 组合逻辑电路,第一节 SSI构成的组合逻辑电路的分析和设计,2.分析步骤,(1)从输入端开始，逐级推导出函数表达式,一、组合电路的分析,1.分析目的,(2)列真值表,(3)确定逻辑功能,2020年10月2日星期五,第四章 组合逻辑电路,2,1.设计目的,2.设计步骤 （双轨输入情况下）,二、组合电路的设计,(1)列真值表,(2)写最简表达式,(3)画逻辑电路,2020年10月2日星期五,第四章 组合逻辑电路,3,一、编码器,1. 二进制编码器,(1) 83线普通编码器,(2) 83线优先编码器74148,(3) 74148的级联,2. 二十进制优先编码器74147,第二节 中规模集成组合逻辑电路,2020年10月2日星期五,第四章 组合逻辑电路,4,第四章 组合逻辑电路,数字电路,时序逻辑电路,其中，Ii 和 Fi 都是二值逻辑信号,图 4.0.1,2020年10月2日星期五,第四章 组合逻辑电路,5,第一节 SSI构成的组合逻辑电路 的分析和设计,一、组合电路的分析,1.分析目的：确定电路实现的逻辑功能,2.分析步骤 ：,(1)从输入端开始，逐级推导出函数表达式 ;,(2)列真值表,2020年10月2日星期五,第四章 组合逻辑电路,6,(3)确定逻辑功能,例4.1.1 分析如图4.1.1(a)所示的逻辑电路的逻辑功能。,图 4.1.1(a),2020年10月2日星期五,第四章 组合逻辑电路,7,解 ：,(1)写出逻辑表达式,(2) 列真值表,(3) 确定逻辑功能,A、B 为一位二进制数，S为本位和，C为本位向高位的进位。,表 4.1.1,2020年10月2日星期五,第四章 组合逻辑电路,8,因此，此电路完成半加运算，是一个一位半加器。半加器的逻辑符号如下图所示。,在进行信息传输时，为检测信息是否出错，常在信息后附加一个校验部分：校验和 。,图 4.1.1 (b),2020年10月2日星期五,第四章 组合逻辑电路,9,例如，传输的信息为“ China “，则校验和的求法如下：,1001101,2020年10月2日星期五,第四章 组合逻辑电路,10,全加运算,半加运算,全加运算,2020年10月2日星期五,第四章 组合逻辑电路,11,例4.1.2 分析如图4.1.2所示的逻辑电路的逻辑功能。,图 4.1.2,2020年10月2日星期五,第四章 组合逻辑电路,12,解 ：,(1)写出逻辑表达式,(2) 列真值表,(3) 确定逻辑功能,奇校验码产生电路,2020年10月2日星期五,第四章 组合逻辑电路,13,表 4.1.2,2020年10月2日星期五,第四章 组合逻辑电路,14,二、组合电路的设计,1.设计目的：确定满足一定逻辑功能的电路,2.设计步骤 （双轨输入情况下）,(1)列真值表；,(2)写最简表达式；,用与非门实现,2020年10月2日星期五,第四章 组合逻辑电路,15,用或非门实现,用与或非门实现,(3)画逻辑电路,2020年10月2日星期五,第四章 组合逻辑电路,16,例 4.1.3 试设计一个1位全加器电路。,解：,(1) 列真值表,表 4.1.3,2020年10月2日星期五,第四章 组合逻辑电路,17,(2)写最简表达式；,C i = Ai Bi + Bi Ci-1 + Ai Ci-1,图 4.1.3,2020年10月2日星期五,第四章 组合逻辑电路,18,变换Si 、Ci ，可得：,= Ai Bi Ci-1,Ci = Ai Bi + Bi Ci-1 + Ai Ci-1,= Ai Bi + Ci-1 ( Ai Bi ),2020年10月2日星期五,第四章 组合逻辑电路,19,图 4.1.4 (a) 全加器电路,(3)画逻辑电路，如下图(a)所示。,2020年10月2日星期五,第四章 组合逻辑电路,20,图 4.1.4 (b) 全加器逻辑符号,例 4.1.4 试设计一个1位二进制数比较单元。,解：,(1) 列真值表,2020年10月2日星期五,第四章 组合逻辑电路,21,(2)写最简表达式；,表 4.1.4,2020年10月2日星期五,第四章 组合逻辑电路,22,(3)画逻辑电路,图 4.1.5,2020年10月2日星期五,第四章 组合逻辑电路,23,解：由于函数已是最简与或式，直接将F两次取反，得,画逻辑电路图，如下图所示。,图 4.1.6,2020年10月2日星期五,第四章 组合逻辑电路,24,解：由于函数已是最简与 或式，直接将F两次取反， 得,画逻辑电路图，,如右图(a)所示。,图 4.1.7 (a),2020年10月2日星期五,第四章 组合逻辑电路,25,对函数还可做如下变换：,相应的逻辑电路图，,如右图(b)所示。,图 4.1.7 (b),2020年10月2日星期五,第四章 组合逻辑电路,26,“门电路的数量最少”和“级数最少”通常相互矛盾。,(1) 项数最少 (2) 每项中的变量数最少 (3)对最简表达式进行适当变换以减少门电路的数量，但有时不能进行变换。,图(a) 为二级5与非门，图(b) 为三级4与非门。,图(b)虽然门电路数少，但级数多，致使工作速度慢。,通常，题目不特别指明，即按“级数最少”解题：,(1) 项数最少 (2) 每项中的变量数最少,特别指明侧重前者，则按“门电路的数量最少”解题：,2020年10月2日星期五,第四章 组合逻辑电路,27,求函数的最简或与式，函数的卡诺图如下图所示：,解：,所以,2020年10月2日星期五,第四章 组合逻辑电路,28,逻辑电路如下图所示：,求反函数的最简与或式，函数的卡诺图如下图所示：,解：,图 4.1.8 (a),2020年10月2日星期五,第四章 组合逻辑电路,29,所以,逻辑电路如下图所示：,图 4.1.8 (b),2020年10月2日星期五,第四章 组合逻辑电路,30,编码：在数字技术中，通常用二进制数码0和1构成的一组有序组合（称为代码）来表示各种对象（如十进制数、字符等）。这一指定过程，称为编码。,第二节 中规模集成组合逻辑电路,一、编码器,2020年10月2日星期五,第四章 组合逻辑电路,31,1. 二进制编码器,2n个互不相同的状态,(1) 83线普通编码器,(共需n位码元),I0I7：输入端,A、B、C：输出端,图 4.2.1,2020年10月2日星期五,第四章 组合逻辑电路,32,表4.2.1 3位二进制编码器真值表, 产生输入端十进制下标的自然二进制码, 输入端高电平（即逻辑“1”）有效,2020年10月2日星期五,第四章 组合逻辑电路,33,(2) 83线优先编码器74148,简化符号,07：输入端；,74148各输入端、输出端都是低电平有效。,2020年10月2日星期五,第四章 组合逻辑电路,34,表4.2.2 83线优先编码器74148功能表, 产生输入端十进制下标的自然二进制码的反码, 输入端低电平（即逻辑“0”）有效,2020年10月2日星期五,第四章 组合逻辑电路,35,(3) 74148的级联,图 4.2.3,2020年10月2日星期五,第四章 组合逻辑电路,36,2. 二十进制优先编码器74147,74147各输入端、输出端都是低电平有效。,2020年10月2日星期五,第四章 组合逻辑电路,37,表4.2.3 二十进制优先编码器74147功能表, 产生输入端十进制下标的8421BCD码的反码, 输入端低电平（即逻辑“0”）有效,2020年10月2日星期五,第四章 组合逻辑电路,38,作业题,4.2,4.4,4.7 (3),