门电路和组合逻辑电路.ppt

2020/8/14,1,1,2,脉冲信号,分立元件门电路,第六章 门电路和组合逻辑电路,3,4,5,TTL集成门电路,MOS集成门电路,集成门电路使用注意事项,2020/8/14,2,6,7,逻辑代数,组合逻辑电路的分析和设计,8,9,10,加法器,编码器,译码器,第六章 门电路和组合逻辑电路,11,译码器,2020/8/14,3,第六章 门电路和组合逻辑电路,模拟电路就是处理模拟信号的电路,数字电路就是处理数字信号的电路,电子技术,模拟电子技术,数字电子技术,2020/8/14,4,应用举例,2020/8/14,5,在数字电路中，通常是根据脉冲信号的有无、个数和频率等来进行工作的，所以抗干扰能力较强，准确度高。,数字电路的优点,2020/8/14,6,脉冲信号,分立元件门电路,二极管与门、或门电路,TTL集成门电路 ,组合逻辑电路的分析和设计 ,加法器 ,三极管非门电路 ,逻辑代数,逻辑函数的表示方法,逻辑函数的化简 ,编码器,译码器,本章概要,2020/8/14,7,6-1 脉 冲 信 号,2020/8/14,8,脉冲幅度A,脉冲上升沿tr,脉冲下降沿tf,脉冲宽度tp,脉冲周期T,脉冲频率f,占空比,脉冲信号,2020/8/14,9,脉冲信号有正、负之分,如果脉冲跃变后的值比初始值高，则为正脉冲；反之为负脉冲。,脉冲信号,2020/8/14,10,6.2 分立元件门电路,门实现一些基本逻辑关系的电路,最基本的逻辑门有与门、或门和非门,在数字电路中，信号一般用电平（电位）的高低表示,两种逻辑系统,正逻辑：1表示高电平，0表示低电平,负逻辑：1表示低电平，0表示高电平,2020/8/14,11,正、负逻辑,正：灯亮 1 开关合 1 高电平 1 有信号 1,灭 0 断 0 低 0 无 0,负逻辑：则结果相反,2020/8/14,12,数字逻辑基本运算规则,逻辑与（逻辑乘）,逻辑非,逻辑或（逻辑加）,2020/8/14,13,与逻辑,二极管与门电路,2020/8/14,14,二极管与门电路,与门逻辑状态表,2020/8/14,15,二极管或门电路,只要A或B有一个为高电平，则必有一个二极管导通， 输出为高电平；否则输出为0,2020/8/14,16,晶体管非门电路,2020/8/14,17,三极管的开关作用,三极管的工作区,2020/8/14,18,三极管的开关作用,2020/8/14,19,截止区,饱和区,三极管的开关作用,2020/8/14,20,例6.2.1 分析当VA为0V时和3V时三极管的输出VY =？,举例,2020/8/14,21,1.当VA为0V时，很显然发射结反偏，晶体管截止VY =5V,2.当VA为3V时，UBO =1.3V,举例,2020/8/14,22,当输入A为低电平时，晶体管截止 VY =5V，Y=1,当输入A为高电平时，晶体管饱和导通VY =0V，Y=0,举例,2020/8/14,23,6.3 TTL 集成门电 路,集成门电路：将分立元件门电路集成在一块芯片内,TTL TransistorTransistor Logic,晶体管-晶体管逻辑,2020/8/14,24,输出高电平2.4V，输出低电平0.4V。在室温下， 一般输出高电平是3.5V，输出低电平是0.2V。,TTL电平,数字电路中的电平模式,2020/8/14,25,TTL与非门电路,1、电路组成和工作原理,2020/8/14,26,TTL与非门电路,2020/8/14,27,输入有低（0.3V）,0.3V,TTL与非门电路,2020/8/14,28,输入全高（3.6V）,TTL与非门电路,2020/8/14,29,输入全高（3.6V）,TTL与非门电路,2020/8/14,30,逻辑状态表,2020/8/14,31,4输入与非门,2输入与非门,输入与非门,2020/8/14,32,工作特性,门槛(阈值)电压,(1) 电压传输特性,2020/8/14,33,电压传输特性,2020/8/14,34,输出负载特性,2020/8/14,35,主要参数,输出高电平2.4V，输出低电平0.4V。在室温下， 一般输出高电平是3.5V，输出低电平是0.2V。,（1）输出高电平电压和低电平电压,（2）平均传输延迟时间,2020/8/14,36,三态输出与非门,“1”、“0”、“高阻” 三态,1、基本电路,2020/8/14,37,三态输出与非门,2020/8/14,38,三态输出与非门,2020/8/14,39,一线多用(时分）,三态门的应用,2020/8/14,40,6.5 集成门电路使用注意事项,多余输入端的处理,方式一：,适用于与门及与非门,适用于或门及或非门,2020/8/14,41,方式二：,多余输入端的处理,2020/8/14,42,用字母（A，B，C）表示变量，但变量的取值只有“1”和“0”两种。,6.6 逻辑代数,逻辑变量的取值并不代表大小关系，而是表示 两种相反的逻辑状态,2020/8/14,43,逻辑代数运算法则,1、常量与变量的关系,2、变量与变量的关系,2020/8/14,44,3、与普通代数相似的规律,逻辑代数运算法则,2020/8/14,45,4、特殊规律,吸收率：,反演率（摩根定律）：,逻辑代数运算法则,2020/8/14,46,逻辑函数的表示方法,卡诺图,这四者可相互转换,逻辑状态表,逻辑式,逻辑图,在逻辑电路中，输出变量与输入变量之间存在着 一定的对应关系，称输出是输入的逻辑函数,逻辑函数的 表示方法,2020/8/14,47,逻辑状态表,三人表决电路的逻辑状态表,如果有n个输入变量， 则有2n 种组合,2020/8/14,48,逻辑式,由逻辑状态表写出逻辑式,2020/8/14,49,状态表,2020/8/14,50,状态表,?,2020/8/14,51,最小项,设有A，B，C三个逻辑变量,n个输入变量有2n 个最小项,m0、 m1 、 m2 、 m3、 m4、 m5 、 m6 、 m7,2020/8/14,52,状态表,2020/8/14,53,（1）A=B=1时，Y=1,（2）C=1时，Y=1,也可这样来考虑,状态表,2020/8/14,54,逻辑图,2020/8/14,55,（1）并项法,逻辑函数的化简,1、利用公式化简,（2）吸收法,2020/8/14,56,（3）配项法,加上相同的项或将某项乘以（ A + A ）,逻辑函数的化简,2020/8/14,57,举例,2020/8/14,58,举例,2020/8/14,59,例2：,例3：,举例,2020/8/14,60,例4.证明,举例,2020/8/14,61,(1) 卡诺图,利用卡诺图化简,2020/8/14,62,举例,2020/8/14,63,也可直接画出卡诺图,举例,2020/8/14,64,应用卡诺图化简,将相邻的“1”圈在一起,2020/8/14,65,应注意以下问题,（1）“相邻”的含义包括卡诺图中的顶部和底部的方格是相邻的，左右两侧的方格、四角的方格也是相邻的,圈中1的个数必须是 2n,应用卡诺图化简,2020/8/14,66,应用卡诺图化简,2020/8/14,67,应用卡诺图化简,2020/8/14,68,应用卡诺图化简,2020/8/14,69,应用卡诺图化简,2020/8/14,70,应用卡诺图化简,2020/8/14,71,应用卡诺图化简,2020/8/14,72,应用卡诺图化简,2020/8/14,73,具有约束项的逻辑函数的化简,2020/8/14,74,可将约束项任意视为1或0,具有约束项的逻辑函数的化简,2020/8/14,75,6.7 组合逻辑电路的分析和设计,逻辑电路,组合逻辑电路,时序逻辑电路,电路的输出只取决于当前的输入变量值,电路的输出不仅取决于当前的输入变量值，还与原来的状态有关,2020/8/14,76,6.7.1 组合逻辑电路的分析方法,逻辑电路,逻辑式,逻辑状态表（真值表）,逻辑功能,2020/8/14,77,判一致电路,例1：分析电路的逻辑功能,举例,2020/8/14,78,相同为0，不同为1,举例,2020/8/14,79,例2：分析电路的逻辑功能,举例,2020/8/14,80,二进制数码比较电路,当AB时，L=1 当AB时，M=1 当A=B时，G=1,举例,2020/8/14,81,二、组合逻辑电路的设计方法,逻辑要求,逻辑状态表,逻辑式,化简,逻辑电路,2020/8/14,82,例3：A、B、C三台电机，若（1）A开机（2）其他两台至少有一台开机这两个条件都满足时指示灯Y亮，否则灯灭,举例,2020/8/14,83,如果必须用与非门实现,举例,2020/8/14,84,例4. 三间病房装有三个呼唤按钮(A、B、C)，对应于值班室的三个指示灯(L1、L2、L3)，假设只有一个护士，病房的优先级别为：1、2、3。设计控制电路。,举例,2020/8/14,85,举例,2020/8/14,86,6.8 加 法 器,一、半加器不考虑低位进位，只求本位的和,2020/8/14,87,二、全加器求本位和时考虑低位的进位,加法器,2020/8/14,88,加法器,2020/8/14,89,半加器,加法器,2020/8/14,90,三位二进制加法电路,加法器,2020/8/14,91,加法器,2020/8/14,92,6.9 编 码 器,编码 用某种进制的数码表示数、信号或字符,例如学生的学生证号码，就是用十进制数来表示的,2020/8/14,93,二进制编码器,例如，要用二进制代码表示八个输入信号,二进制编码器是用二进制代码表示某种特定含义的电路,2020/8/14,94,1. 确定代码的位数 需要三位二进制代码,2. 列编码表,即确定八个二进制代码的对应关系,首先规定输入端“1”为有信号，“0”为无信号，不允许所有输入端为“0”，不允许两个或两个以上输入端为“1”,当I1为“1”，其余为“0”时， ，可得下述编码表,二进制编码器,2020/8/14,95,二进制编码器,2020/8/14,96,4、由逻辑式画出逻辑图,当I0=1时， I1 I7均为0， 输出为 000，即I0的编码 是默认的。,3、由编码表写逻辑式,二进制编码器,2020/8/14,97,二 十进制编码器,输入的是09十个数码，输出的是对应的二进制代码 ，这种二进制代码又称二十进制代码，简称BCD 码，BCDBinary Coded Decimal,二十进制编码器是将十进制的十个数码 0、1、2、3、4、5、6、7、8、9编成二进制代码的电路,2020/8/14,98,1、确定二进制代码的位数,2、列编码表,编码步骤,输入有十个数码即十种状态,说明至少需要四位二进制代码,四位二进制代码共有十六种状态，其中任何十种状态都可表示09十个数码，方案很多,最常用的是8421编码方式，就是在四位二进制代码的十六种状态中取前面十种状态，表示09十个数码，后面六种状态去掉,2020/8/14,99,8421码编码表,2020/8/14,100,而后把每个数码乘以各位的“权”，相加，即得出该二进制代码所表示的一位十进制数。,例如“1001”这个二进制代码就表示,二进制代码各位的1所代表的十进制数从高到低位 依次为8，4，2，1，称之为“权”,8421码编码表,2020/8/14,101,3、由编码表写出逻辑式,8421码编码表,2020/8/14,102,4、由逻辑式画出逻辑图,Y3 Y2 Y1 Y0,8421码编码表,2020/8/14,103,6.10 译 码 器 和 数 字 显 示,一、概述,译码器也叫解码器，实际上译码是编码的逆过程,本节内容介绍的译码是将二进制代码按其编码 的原意译成对应的信号或十进制数码输出,将具有特定含义的代码“翻译”出它的含义来叫做译码。 能完成译码功能的逻辑电路叫做译码器。,2020/8/14,104,二进制译码器,将具有特定含义的一组二进制代码，按其原意翻译成 对应输出信号的逻辑电路，叫做二进制译码器。,2020/8/14,105,二进制译码器有2线4线译码器，3线8线译码器和4线16线译码器,例：二位二进制代码的译码器,二进制译码器,2020/8/14,106,SN74LS138,二进制译码器,2020/8/14,107,二进制译码器,2020/8/14,108,二进制译码器,2020/8/14,109,可利用集成译码器实现逻辑函数,二进制译码器,2020/8/14,110,二 十进制显示译码器,这就要用显示译码器，它能够把“8421”二十进制代码译成能用显示器件显示出的十进制数。,本节介绍七段字形译码器的设计和最常用的七段数码显示器半导体数码管,在数字仪表，计算机和其他数字系统中，常常要把 数据用十进制数显示出来（交通红绿灯）,常用的显示器件有半导体数码管，液晶数码管和荧光数码管,2020/8/14,111,1、半导体数码管,半导体数码管是用发光二极管（简称LED）组成的字形显示器件，最基本单元为PN结,当外加正向电压时，就能发出清晰的光线，发光二极 管的工作电压为1.53V，工作电流为几个毫安到 十几毫安,二 十进制显示译码器,2020/8/14,112,二 十进制显示译码器,2020/8/14,113,二十进制显示译码器,2020/8/14,114,本章小结,脉冲信号参数 ,二极管和三极管构成的与门、或门和非门电路,TTL集成门电路 ,组合逻辑电路的分析和设计 ,加法器 ,逻辑代数,逻辑函数的表示方法,逻辑函数的化简 ,2020/8/14,115,二、两种晶体管门电路,一、脉冲信号参数,2020/8/14,116,三、晶体管的开关作用,2020/8/14,117,四、TTL 集成门 的符号及其表示式,五、逻辑函数的化简,由逻辑表达式画逻辑电路图,2020/8/14,118,六、组合逻辑电路的分析,七、组合逻辑电路的设计,八、加法器,2020/8/14,119,6.11 数据分配器和数据选择器,数据分配器,2020/8/14,120,数据选择器,2020/8/14,121,数据选择器,2020/8/14,122,74LS151(8选1),数据选择器,2020/8/14,123,8选1选择器可实现三变量的逻辑函数,举例,2020/8/14,124,举例,