余孟尝第三版课后习题答案第五章习题题目

自我检查题5.1 时序电路和组合电路的根本区别是什么？同步时序电路与异步时序电路有何不同？5.2 画出图T5.2所示电路的状态和时序图，并简述其功能。5.3 试用边沿JK触发器和门电路设计一个按自然态序进行计数的七进制同步加法计数器。5.4 画出用时钟脉冲上升沿触发的边沿D触发器组成的4位二进制异步加法计数器和减法计数器的逻辑电路图。5.5 试画出用两片74161构成的24进制计数器的电路连线图。5.6 试画出用两片4位双向移位寄存器74LS194组成的8位双向移位寄存器的连线图。5.7 指出下列各种触发器中哪些可以用来构成移位寄存器和计数器，哪些不能，凡能者在（ ）内打，不能者打。 (1)基本RS触发器（ ） （2）同步RS触发器 （ ） （3）同步D锁存器（ ） （4）边沿D触发器（ ） （5）边沿JK触发器（ ）5.8 RAM和ROM在电路结构和工作原理上有何不同？思考题与习题题5.1 时序电路如图P5.1所示，起始状态Q0Q1Q2=001，画出电路的时序图。题5.2 画出P5.2所示电路的状态图题5.3 画出图P5.3所示电路的状态图和时序图。题5.4 试画出图P5.4（a）电路中B、C端波形。输入端A、CP波形如图P5.5(b）所示，触发器起始状态均为零。题5.5 画出图P5.5所示电路的状态图，若令K2=1，试问电路计数顺序将如何变化？题5.6 试问图P5.6所示电路的计数长度N是多少？能自启动吗？题5.7 画出图P5.7所示电路的状态图和时序图？题5.8 试用下降沿触发的边沿JK触发器设计一个同步时序电路，其要求如图P5.8所示题5.9 试用上升沿触发的边沿D触发器和与非门设计一个同步时序电路，要求如图P5.9所示题5.10 设计一个脉冲序列发生器，使之在一系列CP信号作用下，其输出端能周期性的输出00101101的脉冲序列。题5.11 设计一个步进电机用的三相六状态脉冲分配器。如果用1表示线圈导通，用0表示线圈截止，则三个线圈ABC的状态转换图应如图P5.11所示。在正转时控制输入端G为1，反转时为0.题5.12 设计一个按自然态序进行计数的同步加法计数器，要求当控制信号M=0时为六进制，M=1时为十二进制。题5.13 分析图P5.13所示各电路，画出他们的状态图和时序图，指出各是几进制计数器。题5.14 分析图P5.14所示各电路，画出他们的状态图和时序图，指出各是几进制计数器。题5.15 试分别画出利用下列方法构成的六进制计数器的连接图：（1）利用74161的异步清零功能；（2）利用74163的同步清零功能；（3）利用74161或74163的同步置数功能；（4）利用74290的异步清零功能。题5.16 试分别画出用74161的异步清零和同步置数功能构成的下列计数器的连线图：（1）10进制计数器；（2）60进制计数器; （3）100进制计数器；（4）180进制计数器。题5.17 试分别画出用74290构成的下列计数器的连线图：（1）9进制计数器；（2）50进制计数器；（3）88进制计数器；（4）30进制计数器。题5.18 试分别画出用74164构成的下列环形计数器的连线图：（1）3位环形计数器；（2）5位环形计数器；（3）7位环形计数器。题5.19 试分别画出用74164构成的虾类扭环形计数器的连线图：（1）3位扭环形计数器；（2）4位能自启动的扭环形计数器；（3）8位扭环形计数器。题5.20 试分别画出用74164构成的最大长度移位型计数器的连线图：（1）3位最大长度移位计数器；（2）4位最大长度能自启动的移位型计数器；（3）7位最大长度移位型计数器。题5.21 试说明静态RAM存储单元和动态RAM存储单元的主要区别是什么？他们各有什么特点。题5.22 试分别画出用两片6116构成2K*16位和4K*8位存储器的连线图。题5.23 试画出用一片74LS163和两片74LS138组成的16输出计数型顺序脉冲发生器的连线图。题5.24 试比较可编程逻辑器件PROM、PLA、PAL和GAL的主要特点。题5.25 用VHDL描述4位二进制计数器，并且用MAX+plusII完成其编译和波形仿真。题5.26 用VHDL描述单向移位寄存器，并用MAX+plusII完成其编译和波形仿真。 5-3解答：（1） 写方程式驱动方程： （2） 求状态方程 输出方程： (3) 画出状态图和时序图状态图如下图所示：时序图如下图所示：（4）该电路是能够自启动的五进制加法计数器