Altium_Designer中差分与等长线设计说明

Altium Designer之【差分线】和【等长线】如何在Altium Designer 6中快速进行差分对走线1：在原理图中让一对网络前缀相同，后缀分别为_N和_P，并且加上差分队对指示。在原理图中，让一对网络名称的前缀名相同，后缀分别为_N和_P，左键点击PlaceDirectivesDifferential Pair,这时，鼠标上就出现差分队对指示标志，给差分对的两根线都加上差 分队对指示，如下图所示。（快捷键P-V-F,放置差分队指示标志）2：将差分信息加载到PCB文件中来，并定义用户需要的差分规则保存编译文件，并且编译顶层的原理图。左键点击DesignUpdae PCB document，启动EngineerChange Order，把有关的差分对信息加如到PCB文件中来，保存PCB文件。在PCB文件中，转移到PCB面板，在靠近PCB这三个字母旁边的行中选择Differential PairsEditor，在下面的框中选中All Differential Pairs，这样，所有定义的差分对就在 Designer框中出现了。选中定义的差分对（如RT），左键点击Rule Wizard按键，进入Differential PairRule Wizard界面，点击Next按键，回进入各个参数输入界面，可以选择输入各种参数如下图就是其 中的一个界面。Rule Priority15 DiffFdir_Mdl：chedLeng (IsDifferentialFdir And ( Tulerance = 10OOmil Style - 90 Degrees Amplitude = 200milPriorityEn-abled | Namei Scopei AttributesDiffPai Matched Lengths-Rule Properties：Amplitude 200mil T oferance |0mil_ 一 一_ 一 j St成已 I Rounded 丫到最后，在Rule Creation Completed界面中，会显示下面的这些种类的信息，告诉你你 输入的参数是怎么样的。如果不满意的话左键点击Back按键返回修改，满意的话左键点击Finish 按键结束差分线规则设置。Width ConstraintDiffPair_WidthPref Width = 10mil Min Width = 10mil Max Width = 10milInDifferentialPair(RT)Matched Net LengthsDiffPair_MatchedLengthsTolerance = 1000mil Style - 90 Degrees Amplitude = 200mil Gap = 20mil (IsDifferentialPair And (Name = RT)Differential Pairs RoutingDiffPair_DiffPairsRoutingPref Gap = 10mil Min Gap = 10mil Max Gap = 10mil (IsDifferentialPair And (Name = RT)10尬知础P海Etfihu三挣：痴训: Classes如上图添加完后可以点击close。(2)快捷键 T + R； 或者 点击 Tools 下拉中的 Interactive length tuning。点击 class 中的一条net，然后tab键设置属性。一般选最长的net线做参考。如上图TDR5。依次设置蛇形走线规则。(3)T+R点击class里面的net逐次调整为蛇形等长线。如下图等长线走线完毕，以上例子紧为参考。布蛇行线的快捷键控制：在布蛇行线时，按快捷键1 ”“ 2 ”“ 3 ”“ 4 ”“，”“。” 可以在走线时随时控制蛇行线 的形状。快捷键：1 与2 ,改变蛇行线的拐角与弧度。快捷键：3 与4 改变蛇行线的宽度。快捷键：， 与 。改变蛇行线的幅度。一般来讲，蛇形走线的线距=2倍的线宽。AltiumDesigner蛇行等长布线一.设置需要等长的网络组点击主菜单Design-Classes，在弹出的窗口中单击Net Classes，并右键，点Add Class会增加一个New Class,在该网络组上右键，修改一个你想要的名字，如：SDRAM 等。单击打开它，将需要等长的网络，从左边选取并添加到右边的窗口中。然后再点击关闭设置。二布线在布蛇行线时，只能在已经布好的线上修改，不能直接拉蛇线，所以得先布线， 把所有SDRAM Class的网络用手工（不推荐用自动）的方式布完线，走线尽量的 短，尽量的宽松，也就是说间距留大一点。应该把最长的那一根做为基准，把 它尽量的布短一点。三.走蛇行线等长按T，R键，单击一根走线，再按TAB键，设置一下先1. 选中在右边的网络中，选中一根你想要长度的网络，一般选最长的那根也就是说，以后的自动等长中，将会以些为基准，所有需等长的线将会跟它一样 长。2. 蛇行设置蛇行线幅度-lBJA步长步长递增量幅度递增量这里为蛇行线的样式，可以根据自己的需要选择.2.布蛇行线的快捷键控制：在布蛇行线时，按快捷键“1”“2”“3”“4”“，”“。”可以在走线时随时控制蛇行线的形状。快捷键：1与2,改变蛇行线的拐角与孤度。快捷键：3与4改变蛇行线的宽 度。快捷键：，与。改变蛇行线的幅度。了解了这些，就可以开始布蛇行线了，单击OK退出设置，在刚才那条线上，按 装走线的方向，拉动鼠标，一串漂亮的蛇行线就出来了。规定了蛇线的长度，在拉蛇线时，就不用在乎到底走了多长，总之，拉到蛇线不 再出现为止，在有些空隙大的地方，就可以按“逗号”与“句号”键来控制幅度的大小。四.检查网络长度布完线后，按R，L输出报告，查看网络是否是等长的。OK，蛇行等长线搞定。注，另外还可以自动等长，但那样出来的线条很难看， 所以还是用手动的好。Altium Designer 中 DDRII SDRAM 的等 长布线viatuzi发表于2011-1-24 23:30 |只看该作者回复引用订阅报告收藏分享评分打印楼主：Altium Designer 中 DDRII SDRAM 的等长布线如图所示本帖最后由viatuzi于2011-1-25 00:00编辑如图所示，以ARM，DSP等SOC为核心的电子系统中，经常存在两片或者以上的DDR/DDRII SDRAM。考虑到DDR/DDRII SDRAM的运行频率一般都比较高，在做PCB layout的时候需要 等长布线来保证DDR/DDRII SDRAM的读写时序。对于包含两片及以上DDR/DDRII SDRAM的 系统，这里要求的等长布线有两层含义。拿ADDRESS信号来 讲，第一层含义要求从SOC的 某一个ADDRESS的pad到每一块儿DDR/DDRII SDRAM对应的pad之间的长度要相等（A+B = A+C），第二层含义要求SOC的所有ADDRESS的pad到对应DDR/DDRII SDRAM的pad之间 的长度要相等（所有的A+B =所有的A+C）。但在 Altium Designer 中，SOC 的某一 ADDRESS pad 与对应 DDR/DDRII SDRAM 的 pad 之间的 网络定义是唯一的（也就是A，B，C拥有同样的网络名称），网络的长度定义为A+B+C）， 无法准确知道A，B和C的长度。那如何在Altium Designer中实现DDR/DDRII SDRAM的等长 布线呢？下面以一个项目中DRAM_A0 A3四根信号线的等长设计为例，介绍在Altium Designer中实 现 DDRII SDRAM 的等长布线。U23 为 CPU，U7 和 U8 为两片 DDRII SDRAM。DRAM_A0 A3 为低四位地址信号。下面以一个项目中DRAM_A0 A3四根信号线的等长设计为例，介绍在Altium Designer中实现DDRII SDRAM的等长布线。U23为CPU，U7和U8为两片DDRII SDRAM。DRAM_A0 A3为低四位地址信号。一，在 From-To Editor 中定义 DRAM_A0 A3 的 From To。在From-To Editor中，选择DRAM_A0,则可以看到DRAM_A0这个网络上有三个 节点。分别是U23-N12, U7-8和U8-8。在节点列表里选中U23-N12和U7-M8，然 后点击按钮 Add From To DRAM_A0 (U7-M8： U23-N12)，生成 DRAM_A0 的第一个 From-To。然后按同样的方法生成第二个From To，U23-N12和U8-M8(如面两 个图所示)后面就按照同样的步骤，依次生成DRAM_A1A3的From To。PCB书 PCB书From-To EditorFrom-To Editor了.应用.xr清除缩放g&.国缩故国/应用 /有除.Q缩Level.372 Nets (1 Highlighted)4网络拓扑节点路线 RAM_A&Shortes 3OmilRAM_A5Shortes 3DmilRAM_A4Shortes 3OmilRAM_A3Shortes 3221 Q.3 RAM_A2Shortes 3212&.2DRAM_A1Short&s 32254.7nDRAM_A0Shortes 32262&DRAM1_CLK_P Shortes 3Dmilr3 Nodes on Net l2 Highlighted名称层类型U23-N12Componsn LoadU8-M&Componen LoadU7-M8Componen Load372 Nets (1 Highlighted)网络拓扑节点路线DRAM_A&Shortes 3milDRAM_A5Short&s 3OmilDRAM_A4Shortes 3Dmil RAM_A3Shortes 32210.3- RAM_A2Shortes 32126.2. RAM*Shortes 32254.7DRAM_A0Shortes 322S2.S!drami_clk_pSh&rt&s 3Omil缩放码3 Nodes on Net iD Highlighted)名称层类型U23-N12Componen LoadU8-M8Componen LoadU7-M8Componen LoadZ Add From To DRAM_ADUS-MSU23-N12)2 Fram-Tos on Net (2 Highlighted)威焊盘到焊盘网络路线U7-M8U23-N12DRAM_A01944.298nU8-M8U23N12DRAM_A01587.1&Sno Add From To DRAM_AD(U7-M& : U23-N12)u- From-Tos on Net 卅 Highlighted) 从焊盘.I到焊盘 |网络 |路线二，添加 From To 类 DRAM_ADD在From To Classes中，添加一个新的名字为DRAM_ADD的类，然后将DRAM_A0A3所有的From To都添加到这个类里。如下图所示：三，找出最长的走线，作为等长布线的基准线。首先列出DRAM_A0 - A3各net的长度和所有From To的长度。找到最长的From To的长度-1944mil（为了方便计算，取整数），以及对应的net - DRAM_A0 - 的长度2263mil和另外一个From To的长度1587mil。最后根据这三个长度确定 出ADDRESS net的等长布线的基准。L = 2263 + （1944 - 1587） = 2620 mil。Shortest32213.3431DRAM_A2Shortest32125.22&mil-DRAM_A1Shortest32254.701 milDRAM_A0Shortest32262.84&mil到焊盘网络路线J23-M1SU7-N2DRAM_A31673.509mil 3J23-M16Ua-N2DRAM_A31814.571 mil 仃从焊盘至I焊盘网络U7-M7U23-M13DRAM_A21780.979milU22-M1SUS-M7URAM_A215S3.59-6inilM焊盆到停盘网络路线U7-M3U23L13QRAM_A1ia&9411milU2AL13U8-M3JRAM_A1134Q2&3mil2 Fram-Tos on Net (D Highlighted)从焊盘/到焊盘网络路盆U7-M5U23-N12DRAM_At1944.29-8milii i:U23-N12l-lar+rir-al Ire1、DRAM_A0iiii1S87.1SSmil本帖最后由viatuzi于2011-1-24 23:52编辑四，使用网络等长调节命令，在DRAM_A0的U8-M8到U23-N12的From To （两个From To的较短者)上，调整DRAM_A0的net长度为2620milDA.iLMISbwM:IERAM_A2DWf_A3Ci=W_A+CRjMW_A5SMoeei： 9horiaad恤m板Eli2ZiD.M3knilCmlGhIQmil CmlDflAM-A?ShOOMC Shc-riaBi五，DRAM_A1 A3的net长度调整DRAM_A1的两个From To的长度分别是1840mil和1689mil，net长度为2255mil。 首先在DRAM_A 1的公共部分(A)上，调整net长度为2359mil (2255 + 1944 - 1840)。然后在较短的 From To (1689mil)上，调整net 长度为 2510mil (1944 -(1944 - 1840 + 1689) + 2359按照同样的方法完成DRAM A2 A3的长度调整。衲节DRAP_ABShDrifrst3ChriilDFbMM _A5Short*地3OrnilDRAIM JUShc-rtB-st3OmilDRAM*ShcrtMt3221G.343milDFLAJM_A2ShcrtMt32126.225mil卜皿_&1! ghQrte砒1 r3DHAM.AQShortMt32616.075milDHAM1 CLK PShorl 攻3Omil-跄层差刖U23-L13Compcinenl Skit LoadLI 8郴CcmpKinenl Skk LoadU7-M3Ccmp*onan1 Side Load1 Nudes on 阻（1 Hldifcgtted1From To2 Fnom-Tce an 0 Hghlghted邮程史雌磷UXM3U23-L13U23L13UShMSDRAM_A1DFWU11793.71 mi I1 冲.552jnil172 Heta ；1*jn1兆扑胳哉PWI_WERxhIwI3(KnilCAAM.A5&岫 12MilCA堆甲ShriMl1CrnilERAM_A3Shonal:322in.343fr.lMAM 乂Shortest3212g.22&mlCfiW1_Al3|2620milCflAM_AO2 282CniilDHAMjCLK_F Shartwl 3 CmilU223Com&oneni &dt LoadLQ-1M1CornMnenl Sidf LoadCon-pgnsni 导& Londa* Add FranTu2 Rdn-TtHCfl Yia |D六：最后结果每个From To的长度都约等于1944mil,实现了等长布线。（略微存在的差异是 由于取整实际的走线长度造成的）从焊盘到焊盘网络路线U23-M1BLF7而DRAM_A31944.257milU23-M1GU-N2DRAM_A3194J.32&ml2 Fnom-Tosn Net (0 Highlighted)M焊盘到焊盘网络路线U7-M7U23-M1SDRAM_A21943.753milU23-M1SU8-M7DRAM_A21944.471mil成焊盘到焊盘网缗路线U7-M3U23-L13DRAM_A11944.71milU2M13DRAM Al1944.552mil队焊盘到焊盘网络路线U7-MSU23-N12 RAM_A&1?44.29BmilUS-MSU23-N12 RAM_A0-1&44.342mil七, DRC规则设定针对前面定义的DRAM_ADD class，做DRC参数设定，主要是布线长度。到此等长布线即宣告完成。