《电子线路设计》doc版.doc

潍 坊 学 院 电电子子线线路路C CA ADD 期期末末报报告告说说明明书书 系系 部：部： 信息与控制工程学院 专专 业：业： 电气自动化 班班 级级： 一班 学生姓名学生姓名: : 张会会 学学 号号: 10032130115 2012 年 6 月 30 日 1 目目 录录 1 1 电路原理图设计电路原理图设计2 2 11 原理图文件的建立与配置 2 12 绘制原理图 2 13 ERC 规则检查并生成网络报表文件.2 131 网络报表 3 132 元件报表 .3 133 生成元件交叉参考报表 .5 2 2 印制电路板（印制电路板（PCBPCB）设计）设计6 6 21 创建 PCB 文件 6 22 自动布线 7 3 3 DRCDRC 和报表生成和报表生成 8 8 31 DRC 规则检查.8 311 电路板信息报表 8 312 网络状态报表 8 附录附录9 9 1 原理图 .9 2 网络报表 9 3 进行自动布线后的 PCB.15 4 放置覆铜后的 PCB.15 5 DRC 规则检查.16 6 电路板信息报表 16 7 网络状态报表 17 心得体会心得体会1818 2 1 电路原理图设计电路原理图设计 11 原理图文件的建立与配置原理图文件的建立与配置 首先，执行菜单选项【File】 【New】 【Schematic】,新建一个 SCHDOC 文 件，然后在该原理图文件上单击鼠标右键，选择【Save As】菜单选项， 然后执行相应的文件保存操作，文件取名为 Sheet1.SchDoc。然后建立一个新 的 PCB 工程，工程命名为 PCB Project1.PRJPCB。将建立的原理图文件添加到项目 文件中。 进入 Sheet.SchDoc 原理图文件进行原理图的图纸设置，在原理图上单击右键打 开菜单，选择【Document Options】,这时将会出现一个对话框，这里将 snap 的值 选为 5，Title Block 前的对勾去掉，其他图纸设置保持不变。单击【OK】按钮，这 样便完成了原理图图纸的设置操作。 12 绘制原理图绘制原理图 打开前面已经配置好的原理图文件 Sheet.SchDoc，接下来单开库文件工作面板， 然后单击工作面板上的【Search】按钮，这时会打开相应的搜索元件对话框。选中 【Scope】中的 Libraries on Parh 选项，搜索元件名称，然后单击【Search】按钮， 一一搜索出所需要的元件。 将元件按照位置一一放好利用布线工具按要求放置导线、放置总线、放置总线 分支、放置网络标号等。 由于原理图中需要进行 ERC，因此需要在部分悬空的管脚中加入 NO ERC 予以标 识。 13 ERC 规则检查并生成网络报表文件规则检查并生成网络报表文件 首先打开相应的项目文件 PCB Project1.PRJPCB，然后执行相应的菜单 【Protect】到【Protect Options】,这是系统将会弹出相应的设计项目选项对话框。 然后菜单命 令【Protect】到【Compile PCB Porject】,完成相应的项目编译后，便可通过消息 3 工作面板检查当前设计项目中的错误，然后进行修改。 131 网络报表 打开前面的设计项目文件 PCB Project1.PRJPCB，同时打开相应的原理图文件 Sheet1.SchDoc 来启动相应的原理图设计系统；接下来执行相应的菜单命令 【Design】到【Netlist】,选择弹出下拉菜单中的 Protel 命令；完成相应的报表生 成工作后，会自动在项目文件夹中生成一个与项目文件夹同名、扩展名为 “.NET” 的网络报表文件。生成的网络报表的内容如附录 2 所示。 132 元件报表 首先打开设计项目文件 PCB Project1.PRJPCB，同时打开相应的原理图文件 Sheet1.SchDoc 来启动相应的原理图设计系统，然后执行菜单命令【Reports】到 【Bill of Materials】,这时系统会弹出元件报表对话框。 在元件对话框中，通过对话框左下角的 Export 按钮直接导出相应的元件报表清 单，另外也可通过 Excel 按钮将元件报表的内容导出到 Excel 中。 DesignatorLibRef Descripti onFootprintComment C1Cap Pol1 Polarized Capacitor (Radial)RB7.6-15Cap Pol1 C2Cap Pol1 Polarized Capacitor (Radial)RB7.6-15Cap Pol1 C3Cap Pol1 Polarized Capacitor (Radial)RB7.6-15Cap Pol1 C4Cap Pol1 Polarized Capacitor (Radial)RB7.6-15Cap Pol1 C5CapCapacitorRAD-0.3Cap Half Watt DIO7.1- 4 Zener3.9x1.9 JP1 Header 4H Header, 4-Pin, Right Angle HDR1X4 HHeader 4H JP2 Header 4H Header, 4-Pin, Right Angle HDR1X4 HHeader 4H JP3 Header 16 Header, 16-Pin HDR1X1 6Header 16 R1RPot2 Potentio meterVR2RPot2 R2RPot2 Potentio meterVR2RPot2 R3Res1Resistor AXIAL- 0.3Res1 R4Res1Resistor AXIAL- 0.3Res1 R5Res1Resistor AXIAL- 0.3Res1 R6Res1Resistor AXIAL- 0.3Res1 R7Res1Resistor AXIAL- 0.3Res1 R8Res1Resistor AXIAL- 0.3Res1 R9Res1Resistor AXIAL- 0.3Res1 U1TL074CN Low- Noise J- FET Quad Operation al AmplifierDIP-14TL074CN U2 ADC1001 CCJ 10-Bit 礟 - Compatib le A/D ConverterDIP-20ADC1001CCJ 5 133 生成元件交叉参考报表 首先打开设计项目文件 PCB Project1.PRJPCB，同时打开相应的原理图文件 Sheet1.SchDoc 来启动相应的原理图设计系统，然后执行菜单命令【Reports】到 【Component Corss Reference】,这时系统将会弹出相应的元件交叉参考对话框。 在交叉元件参考表对话框中，通过对话框左下角的 Export 按钮直接导出相应的 元件交叉参考报表清单，另外也可通过 Excel 按钮将元件交叉参考报表的内容导出 到 Excel 中。 DesignatorLibRef Descriptio nFootprintComment C1Cap Pol1 Polarized Capacitor (Radial)RB7.6-15Cap Pol1 C2Cap Pol1 Polarized Capacitor (Radial)RB7.6-15Cap Pol1 C3Cap Pol1 Polarized Capacitor (Radial)RB7.6-15Cap Pol1 C4Cap Pol1 Polarized Capacitor (Radial)RB7.6-15Cap Pol1 C5CapCapacitorRAD-0.3Cap D11N759A Half Watt Zener DIO7.1- 3.9x1.91N759A JP1Header 4H Header, 4-Pin, Right Angle HDR1X4 HHeader 4H JP2Header 4H Header, 4-Pin, Right Angle HDR1X4 HHeader 4H JP3Header 16 Header, 16-PinHDR1X16Header 16 R1RPot2 Potentiom eterVR2RPot2 R2RPot2PotentiomVR2RPot2 6 eter R3Res1ResistorAXIAL-0.3Res1 R4Res1ResistorAXIAL-0.3Res1 R5Res1ResistorAXIAL-0.3Res1 R6Res1ResistorAXIAL-0.3Res1 R7Res1ResistorAXIAL-0.3Res1 R8Res1ResistorAXIAL-0.3Res1 R9Res1ResistorAXIAL-0.3Res1 U1TL074CN Low- Noise J- FET Quad Operation al AmplifierDIP-14TL074CN U2ADC1001CCJ 10-Bit 礟- Compatibl e A/D ConverterDIP-20ADC1001CCJ 2 印制电路板（印制电路板（PCB）设计）设计 21 创建创建 PCB 文件文件 在 Protel DXP 的主界面中，单击文件工作面板底部【New from template】区 域中的 PCB Borad Wizard 选项，这时系统将会启动相应的 PCB 生成向导，单击 Next 按钮，这时系统会进入到 PCB 度量单位设置对话框。在这个相应的设置对话框 中，将 PCB 度量单位设置成（Imperial）英制。 连续单击 Next,这时系统将进入到自定义板型设计对话框。PCB 板型设计为 Rectangular(矩形)；PCB 宽度设置为 4640mil。高度设置为 3640mil；PCB 中电气边 界和物理边界的间距设置为 75mil； 单击 Next 按钮，这时系统将进入到工作层面设置对话框，这里将信号层的数目 设置为 2，内部电源/接地层的数目设置为 0。 继续单击 Next 按钮，这时系统将进入到过孔类型设置对话框，我们选择 7 Thruhole Vias only 选项。单击 Next 按钮，这时系统将进入到元件封装设置对话 框。选中 Through-hole components 选项。 连续单击 Next 按钮，这时系统将进入到 PCB 生成向导完成的提示框；然后单击 finish 按钮，这时系统将会建立一个 PCB.PcbDoc 文件。 在 PCB 设计系统中，单击设计窗口下部的相应机械层 Mechanicall 标签，然后 执行菜单命令【Place】到【Keepout】到【Track】 ；wancheng PCB 中物理边界的定 义。 然后通过执行菜单命令【Design】到【Options】,系统将会弹出 PCB 选项对话 框，设计 PCB 的度量单位、捕获栅格、元件栅格、电气栅格、可视栅格和 PCB 图纸 位置等进行设计。 22 自动布线自动布线 在 PCB 设计系统中，打开前面进行的元件布局后的 PCB 文件 PCB.PcbDoc，然后 执行菜单命令【AytoRoute】到【All】,这时系统会弹出一个自动布线策略对话框。 确定了对话框中的自动布线策略后，单击 Route All 按钮关闭自动布线策略对话框， 这时系统将开始进行 PCB 的自动布线操作。 手工调整接地线宽度，选中接地线，并双击该导线，弹出相应的导线属性对话 框。在导线属性对话框中，将接地线的宽度调整为 30mil,然后单击 OK 按钮即可完 成接地线的加宽操作。 放置覆铜，执行菜单命令【Place】到【Polygon Plane】 ，系统将会进入放置覆 铜的命令状态，这时将会弹出覆铜属性对话框；在对话框中对覆铜属性设置完成后， 单击 OK 按钮返回到放置覆铜的命令状态，最后在 PCB 的空白处完成相应的放置覆铜 操作，同时将电路中的接地线连接起来。 3 DRC 和报表生成和报表生成 31 DRC 规则检查规则检查 首先打开设计项目文件 MyDesign.PRJPCB，和前面新建的 PCB 文件，然后执行 8 菜单命令【Tools】到【Desian Rule Check】,这时将会弹出一个设计规则检查对话 框。在对话框中对相应的检查规则设置完毕后，单击 Run Design Rule Check 按钮 即可进行相应的设计规则检查，同时系统将会自动生成一个与 PCB 文件同名、扩展 名为“.DRC”的设计规则检查文件。DRC 规则检查的内容见附录 5. 311 电路板信息报表 在 PCB 设计系统中，打开前面的 PCB 文件 PCB.PcbDoc，然后执行菜单命令 【Reports】到【Board Information】,这时系统会弹出一个电路板信息对话框，单 击电路板信息对话框中的 Report 按钮，这时系统会弹出一个报表内容设置对话框， 对报表内容设置完成后，单击 Report 按钮，即可进行电路板信息报表文件。生成电 路信息报表如附录 6 所示。 312 网络状态报表 在 PCB 设计系统中，打开前面的 PCB 文件 PCB.PcbDoc，然后执行菜单命令 【Reports】到【Netlist Status】,这时系统会自动在项目文件夹下生成一个层次 项目组织报表文件，那么新生成的这个网络状态报表文件会覆盖以前的报告文件。 生成的网络状态表如附录 7 所示。 9 附录附录 1 原理图原理图 2 网络报表网络报表 网络报表 C1 RB7.6-15 Cap Pol1 C2 RB7.6-15 Cap Pol1 C3 RB7.6-15 C 10 C4 RB7.6-15 Cap Pol1 C5 RAD-0.3 Cap D1 DIO7.1-3.9x1.9 1N759A JP1 HDR1X4H Header 4H JP2 HDR1X4H Header 4H JP3 HDR1X16 Header 16 R1 VR2 RPot2 R2 VR2 RPot2 R3 AXIAL-0.3 Res1 11 R4 AXIAL-0.3 Res1 R5 AXIAL-0.3 Res1 R6 AXIAL-0.3 Res1 R7 AXIAL-0.3 Res1 R8 AXIAL-0.3 Res1 R9 AXIAL-0.3 Res1 U1 DIP-14 TL074CN U2 DIP-20 ADC1001CCJ ( NetC4_1 C4-1 12 JP1-1 R2-1 R2-3 U1-9 ) ( NetC4_2 C4-2 R2-2 R6-2 U1-8 ) ( NetR1_3 R1-3 R3-1 ) ( NetR3_2 R3-2 U1-5 ) ( NetR9_1 R9-1 U2-19 ) ( NetC5_2 C5-2 R9-2 U2-4 ) ( NetR6_1 R6-1 R8-2 U1-6 ) ( NetR5_2 R5-2 R8-1 U1-7 13 ) ( NetJP3_16 JP3-16 U2-1 ) ( NetJP3_15 JP3-15 U2-2 ) ( NetJP3_14 JP3-14 U2-3 ) ( NetR5_1 R5-1 R7-2 U1-2 ) ( NetR4_2 R4-2 R7-1 U1-1 ) ( NetC3_1 C3-1 D1-1 R4-1 U2-6 ) ( GND C1-1 C2-2 C3-2 C5-1 D1-2 JP1-4 JP2-3 14 JP3-1 U1-3 U1-10 U2-7 ) ( -12 C2-1 JP2-4 R1-2 U1-4 ) ( +12 C1-2 JP2-1 R1-1 U1-11 ) 15 3 进行自动布线后的进行自动布线后的 PCB 4 放置覆铜后的放置覆铜后的 PCB 16 5 DRC 规则检查规则检查 Protel Design System Design Rule Check PCB File : Documents and SettingsAdministrator桌面张会会myPCB1.PCBDOC Date : 2012-7-1 Time : 16:06:36 Processing Rule : Hole Size Constraint (Min=1mil) (Max=100mil) (All) Rule Violations :0 Processing Rule : Width Constraint (Min=30mil) (Max=30mil) (Prefered=30mil) (InNet(GND) Rule Violations :0 Processing Rule : Clearance Constraint (Gap=10mil) (All),(All) Rule Violations :0 Processing Rule : Broken-Net Constraint ( (All) ) Rule Violations :0 Processing Rule : Short-Circuit Constraint (Allowed=Not Allowed) (All),(All) Rule Violations :0 Violations Detected : 0 Time Elapsed : 00:00:02 6 电路板信息报表电路板信息报表 Specifications For myPCB1.PCBDOC On 2012-7-1 at 16:52:37 Size Of board 6.01 x 4.02 sq in Equivalent 14 pin components 3.76 sq in/14 pin component Components on board 20 Layer Route Pads Tracks Fills Arcs Text - Top Layer 0 5572 0 405 0 Bottom Layer 0 37 0 0 0 Top Overlay 0 127 1 6 44 Keep-Out Layer 0 10 0 0 0 17 Multi-Layer 90 0 0 0 0 - Total 90 5746 1 411 44 Layer Pair Vias - Top Layer - Bottom Layer 2 - Total 2 Pad Pwr/Gnd Expansion Count - 20mil (0.508mm) 90 - Total 90 7网络状态报表网络状态报表 Nets report For On 2012-7-1 at 16:54:06 +12 Signal Layers Only Length:4219 mils -12 Signal Layers Only Length:3084 mils GND Signal Layers Only Length:10797 mils NetC3_1 Signal Layers Only Length:3507 mils NetC4_1 Signal Layers Only Length:3616 mils NetC4_2 Signal Layers Only Length:4142 mils NetC5_2 Signal Layers Only Length:1253 mils NetJP3_14 Signal Layers Only Length:1449 mils NetJP3_15 Signal Layers Only Length:1449 mils NetJP3_16 Signal Layers Only Length:1449 mils 18 NetR1_3 Signal Layers Only Length:2193 mils NetR3_2 Signal Layers Only Length:1070 mils NetR4_2 Signal Layers Only Length:1473 mils NetR5_1 Signal Layers Only Length:1815 mils NetR5_2 Signal Layers Only Length:1318 mils NetR6_1 Signal Layers Only Length:2180 mils NetR9_1 Signal Layers Only Length:576 mils 心得体会心得体会 经过了这一段时期对电子线路 CAD 的设计，初步掌握了用 DXP 软件画原理图的 方法，设计印刷电路的方法。在设计的过程中我发现了许多问题，在设计原理图文 件时找不到电路器件，只能用类似的器件；找元件时花费了大量的时间；由于所用 电路器件不同，封装也不同，产生的 PCB 电路板不同；在设计时忘记保存等一系列 的问题。虽然有许多的问题，但经过这一段时间的学习，我对这个软件的兴趣渐渐 浓厚。 在进行 PCB 板的设计时我用了许多的时间，在导入元件封装以后进行手工布局， 在这个过程我花了很长时间，我和同班同学相比电容的封装不同，布局起来很麻烦， 还有有元件没连接上。因此我只好一遍遍检查与布局。我明白了在制作 PCB 时，只 有细心耐心，恒心一定要有才能做好，线的布局上既要美观又要实用和走线简单， 兼顾到方方面面去考虑是很需要的。 19 电子线路 CAD 期末报告成绩评定表 学生姓名院/系部信息与控制工程学院 专业年级级 班 指导教师意见： 成绩： 签名： 年 月 日 20