基于DSP的数字上变频设计答辩学习教案

会计学1基于基于(jy)DSP的数字上变频设计答辩的数字上变频设计答辩第一页，共40页。第1页/共39页第二页，共40页。 通用的、开放式的硬件平 台，软件来实现各种功能。 发射系统通过(tnggu)软件控制而任 意变换各种波形； 接收系统接收各种信号； 信号和数据处理系统完成各 种算法的运算，输出各种数 据格式的运算结果。雷达系统雷达系统软件无线电软件无线电第2页/共39页第三页，共40页。通用(tngyng)雷达硬件平台原理图第3页/共39页第四页，共40页。数字(shz)上变频原理图 第4页/共39页第五页，共40页。内插前后信号频谱结构(jigu)变化示意图 (),(0, 2 ,)( )0,ImxmIIx mIelse 内插内插第5页/共39页第六页，共40页。a.抽取前后信号(xnho)频谱结构 示意图（混叠） ( )()Dxmx mDb.抽取前后信号频谱结构 示意图（未混叠） 加入加入抗混叠滤波抗混叠滤波器，损失了少量器，损失了少量高频成分，但在高频成分，但在信号抽取后能准信号抽取后能准确地恢复出来。确地恢复出来。 第6页/共39页第七页，共40页。 1,00,2, 4,nh nn 半带滤波器幅频相频特性图 ()()1()jjH eH e 2()0.5jH e 半带滤波器半带滤波器(HB(HB) )2m第7页/共39页第八页，共40页。 1,010,nMh nelse12()()()jjjH eH eH e12sin()2sin()2MjMe11222MjMM SaSae 卷积为加法运算； 单级旁瓣电平大，随着频率的增大，旁瓣电平减少； 多级级联考虑溢出； 通带带宽 只与信号的带宽比例因子 有关，而与信号的绝对(judu)带宽无关。 2 /MMCIC滤波器幅频相频特性图 第8页/共39页第九页，共40页。21BffFMICW工作(gngzu)波形B TqpTzqpTT第9页/共39页第十页，共40页。 1102cos 22ppTnpTtnqtStS tg tftrectT本振信号本振信号(xnho)门控脉冲门控脉冲(michng) 假设理想点目标，距离假设理想点目标，距离 ，径向速度，径向速度 ， 目标回波时延为：目标回波时延为：Rv222RvtRvtcvccvc RTStK R GSt 回波表达式回波表达式 ：距离衰减因子距离衰减因子 接收天线方向图接收天线方向图 第10页/共39页第十一页，共40页。a.接收(jishu)信号处理流程图 b.基带信号(xnho)波形 基带信号 抽取器：降低(jingd)数据率和载频 1IRStlowpass S t Stg t . 212cos 22tf cos噪声：噪声：海杂波、电离层、 雷达接收机内部噪声等目标信息目标信息第11页/共39页第十二页，共40页。距离(jl)谱和速度三维谱 21cos 22IR mFFT S tFFTtf 2 Rf tc1,11,21,2,12,22,3,1,2,RRRMRRRRR NR NR N M02vf vfc第12页/共39页第十三页，共40页。maxmax2pRfqTc2cRB 距离(jl)分辨率 脉冲压缩比脉冲压缩比CRT B 距离旁瓣距离旁瓣匹配滤波输出信号波形图加窗抑制邻近距离元干扰严重第13页/共39页第十四页，共40页。 距离混叠距离混叠 多普勒混叠多普勒混叠 Doppler采样频率采样频率(pnl)不满足采样定理引不满足采样定理引起的起的接收机输出信号(xnho)的频谱分布 maxmax412Rfqc max242sbbsdfffff 第14页/共39页第十五页，共40页。数字上变频硬件(yn jin)总体规划框图 第15页/共39页第十六页，共40页。TMS320VC5409内部结构示意图芯片芯片(xn (xn pin)pin)选型选型第16页/共39页第十七页，共40页。正交调制模式正交调制模式(msh) 单频输出单频输出(shch)模式模式 内插内插DACDAC模式模式(msh) (msh) AD9857AD9857工作方式工作方式DDS核心提供正交核心提供正交本振信号（本振信号（sin/cos）在正交调制器，）在正交调制器，与两路正交的（与两路正交的（I/Q）数据相乘）数据相乘、相加，产生一、相加，产生一个正交调制的数个正交调制的数据流。据流。DDS核在频率控核在频率控制字的控制下产制字的控制下产生一个单频数字生一个单频数字信号，该信号经信号，该信号经过反向过反向SINC滤滤波器和输出幅波器和输出幅度控制器后再度控制器后再经经DAC输出。输出。 1414为数据输出为数据输出后仍是基带信后仍是基带信号，没有调制号，没有调制。AD9857AD9857对信对信号进行过采样号进行过采样操作并保持原操作并保持原始信号频谱不始信号频谱不变变。 第17页/共39页第十八页，共40页。AD9857内部(nib)结构图 第18页/共39页第十九页，共40页。 64K数据数据(shj)存储空间存储空间 8M程序存储空间程序存储空间 电源统一电源统一 CPLDCPLD连接连接芯片读写速度芯片读写速度芯片存储容量芯片存储容量接口复杂度接口复杂度第19页/共39页第二十页，共40页。AD9857接口(ji ku)第20页/共39页第二十一页，共40页。电源模块电源模块 电源模块 第21页/共39页第二十二页，共40页。EPM7128内译码连接(linji)图 相关引脚相关引脚 16 16位读写位读写 RAM RAM：CY7C1041 CY7C1041 程序程序(chngx)/(chngx)/数据数据存储区；存储区； FLASH FLASH：AM29LV160 AM29LV160 数据存储区。数据存储区。第22页/共39页第二十三页，共40页。n钟1)-SCLKn DX/DR(串口数据输出/输入)-SDO/SDIOn FSX/FSR(串口同步1)-SYNCIO 第23页/共39页第二十四页，共40页。a.串口写操作(cozu)时序图b.串口读操作(cozu)时序图 第24页/共39页第二十五页，共40页。AD9857并口写时序(sh x)图 第25页/共39页第二十六页，共40页。第26页/共39页第二十七页，共40页。辐射到线路板上的其他部分。模拟电源和数字电源要独立，电源输入端使用高质量的去耦电容。输出的负载应该尽可能地靠近AD9857，以便减小寄生(jshng)电容和寄生(jshng)电感。第27页/共39页第二十八页，共40页。电路板实物图 第28页/共39页第二十九页，共40页。n： ；n DAC输出增益控制字：增益范围01.9921875。n可用作数控衰减器。40outfMHz第29页/共39页第三十页，共40页。323022SYSCLKfoutFWORDf22SYSCLKPDCLKffMHzN设计参数设计参数(cnsh)如下：如下：I/Q通道通道(tngdo)数据率为数据率为1MHzAD9857执行内插执行内插倍数为倍数为160，两次，两次内插后数据率与内插后数据率与AD9857核产生的核产生的本振速率相等本振速率相等 并口时钟：并口时钟： 频率控制字：频率控制字：第30页/共39页第三十一页，共40页。两次内插两次内插AD9857的倍频也的倍频也不是一次完成，随不是一次完成，随着着DSP芯片处理能芯片处理能力的提高，最终所力的提高，最终所有的数字信号的处有的数字信号的处理将都由理将都由DSP芯片芯片来完成。来完成。缩小倍频数缩小倍频数由由DSP产生一个产生一个频率较高，速率频率较高，速率较快的基带信号较快的基带信号，造成大规模的，造成大规模的片内外数据交换片内外数据交换 。 内插倍数内插倍数(bish)：约：约1600AD9857能提供能提供(tgng)的最大内插倍数：的最大内插倍数：252基带信号基带信号 30KHz输出中频输出中频40MHz第31页/共39页第三十二页，共40页。Wintech的XDS510仿真器下DSP中。第32页/共39页第三十三页，共40页。程序(chngx)流程图第33页/共39页第三十四页，共40页。(jigu)n体，将实部和虚部交替存n储在内存空间上。原始(yunsh)I、Q路基带信号波形图第34页/共39页第三十五页，共40页。 b.5 b.5倍内插后的信号（滤波倍内插后的信号（滤波(lb)(lb)后）后） 时域波形平滑。时域波形平滑。 三级滤波三级滤波(lb)(lb)。第35页/共39页第三十六页，共40页。数字(shz)混频后信号 160倍内插滤波(lb)后信号第36页/共39页第三十七页，共40页。的参数从而改变雷达的工作参数，适应不同的工作环境和任务。第37页/共39页第三十八页，共40页。欢迎各位老师，同学提出(t ch)宝贵意见！谢谢！第38页/共39页第三十九页，共40页。基于(jy)DSP的数字上变频设计毕业答辩感谢您的观看感谢您的观看(gunkn)！第39页/共39页第四十页，共40页。