CH 组合逻辑电路学习教案

会计学1CH 组合组合(zh)逻辑电路逻辑电路第一页，共106页。CH4 组合组合(zh)逻辑电路逻辑电路重点：重点： 组合逻辑电路的电路结构和逻辑功能特点组合逻辑电路的电路结构和逻辑功能特点组合逻辑电路的设计方法组合逻辑电路的设计方法常用中规模常用中规模(gum)继承的组合电路器件的应继承的组合电路器件的应用用竞争冒险现象及其成因，消除竞争冒险现竞争冒险现象及其成因，消除竞争冒险现象的方法象的方法第1页/共106页第二页，共106页。 CH4 组合组合(zh)逻辑电路逻辑电路4.1 组合逻辑电路的分析组合逻辑电路的分析(fnx)4.2 组合逻辑电路的设计组合逻辑电路的设计4.3 常用的组合逻辑电路常用的组合逻辑电路4.4 组合逻辑电路中的冒险现象组合逻辑电路中的冒险现象第2页/共106页第三页，共106页。4.1 组合逻辑电路组合逻辑电路(lu j din l)的分析的分析一、概述一、概述(i sh)数字电路数字电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路特点：任意时刻的输出仅仅取特点：任意时刻的输出仅仅取决于该时刻的输入决于该时刻的输入(shr)，与，与电路原来的状态无关，由逻辑电路原来的状态无关，由逻辑门组成门组成 组合逻辑电路概念组合逻辑电路概念输入：输入：逻辑关系：逻辑关系：Yi = Fi (X1、X2、Xn n) i = (1) i = (1、2 2、m)m)输出：输出：X1、X2、XnY1、Y2、YmYmXnX1Y1组合逻组合逻辑电辑电 路路第3页/共106页第四页，共106页。二、组合二、组合(zh)逻辑电路的分析方法逻辑电路的分析方法分析一个给定的逻辑电路分析一个给定的逻辑电路(dinl)，找出电路，找出电路(dinl)的逻辑功的逻辑功能能写写函函数数表表达达式式简简化化函函数数式式真真值值表表描描述述电电路路功功能能已已知知组组合合电电路路公式公式(gngsh)(gngsh)法法图形法图形法根据给定组合逻辑电路的逻辑图，从输入端开始，逐级推导出输出端的逻辑函数表达式根据给定组合逻辑电路的逻辑图，从输入端开始，逐级推导出输出端的逻辑函数表达式由输出函数表达式，列出它的真值表由输出函数表达式，列出它的真值表从逻辑函数表达式或真值表，概括出给定组合逻辑电路的逻辑功能。从逻辑函数表达式或真值表，概括出给定组合逻辑电路的逻辑功能。第4页/共106页第五页，共106页。例例1 1：试分析图所示逻辑电路的功能试分析图所示逻辑电路的功能。结论结论(jiln)：电路为少数服从多数：电路为少数服从多数电路，电路， 称表决电路。称表决电路。解：（解：（1）逻辑）逻辑(lu j)表达式表达式（2）列真值表）列真值表A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1真值表真值表ACBCABF （3）分析）分析(fnx)电路的逻辑功能电路的逻辑功能多数输入变量为多数输入变量为1，输出，输出F为为1；多数输入变量为多数输入变量为0，输出，输出 F为为0ABBCACACBCAB 第5页/共106页第六页，共106页。例例2： 分析分析(fnx)逻辑功能逻辑功能1、根据、根据(gnj)逻辑图写出逻辑图写出Y2Y1Y0与与DCBA的逻辑函数的逻辑函数2、列真值表、列真值表第6页/共106页第七页，共106页。D C B AD C B AY Y2 2 Y Y1 1 Y Y0 00 0 0 0 0 0 0 0 0 01 1 0 0 0 1 0 0 0 12 2 0 0 1 0 0 0 1 03 3 0 0 1 1 0 0 1 14 4 0 1 0 0 0 1 0 05 5 0 1 0 1 0 1 0 16 6 0 1 1 0 0 1 1 07 7 0 1 1 1 0 1 1 18 8 1 0 0 0 1 0 0 09 9 1 0 0 1 1 0 0 110 10 1 0 1 0 1 0 1 01111 1 0 1 1 1 0 1 11212 1 1 0 0 1 1 0 0 1313 1 1 0 1 1 1 0 11414 1 1 1 0 1 1 1 01515 1 1 1 1 1 1 1 1 0 0 10 0 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 03、分析逻辑功能、分析逻辑功能当当DCBA表示的数表示的数字字X5时，时，Y016X10,Y1=111X15,Y2=1结论：此电路的逻结论：此电路的逻辑功能是判断输入辑功能是判断输入输入的输入的4位二进制数位二进制数的范围。的范围。第7页/共106页第八页，共106页。4.1.2 全加器&ABCO图4- -1- -2 1位全加器=1=1FCI位全加器位全加器 ABCIBACIBAABCIBACOCIBACIBACIABCIBACIBACIFABCIBACIBA 根据根据(gnj)F及及CO的表达式，列出真值表。的表达式，列出真值表。写出各级逻辑写出各级逻辑(lu j)门的输出表达门的输出表达式：式：第8页/共106页第九页，共106页。表4-1-2 全加器真值表1111101011011011000101110100101010000000FCOBACICOCI 图4-1-3 1位全加器逻辑符号该电路该电路(dinl)可完成可完成1位二进制数全加的功能，称为全加位二进制数全加的功能，称为全加器。器。全加器是常用的算术运算全加器是常用的算术运算(yn sun)电路。电路。第9页/共106页第十页，共106页。串行进位串行进位(jnwi)(jnwi)加加法器法器COCOB3A3CI 图4-1-4 4位逐位进位(jnwi)加法器 由于每一位相加结果，必须等到低一位的进位产生以后才能由于每一位相加结果，必须等到低一位的进位产生以后才能建立，因此这种结构也叫做逐位进位加法器。建立，因此这种结构也叫做逐位进位加法器。特点特点: :结构简单，运算结构简单，运算(yn sun)(yn sun)速度慢。速度慢。芯片：芯片：T692 73LS283T692 73LS283B2A2B1A1B0A0COCI COCI COCI F3F2F1F0在位全加器的基础上，可以构成多位加法电路。在位全加器的基础上，可以构成多位加法电路。图4- -1- -4 4位逐位进位加法器COCOB3A3CI B2A2B1A1B0A0COCI COCI COCI F3F2F1F0第10页/共106页第十一页，共106页。超前进位超前进位(jnwi)(jnwi)加法加法器器逻辑工作：两组四位数字相加，数据逻辑工作：两组四位数字相加，数据(shj)并行，大大提高了运算速并行，大大提高了运算速度。度。COCI 3 0 Q 3 0 P 3 0 图4-1-6 4位全加器逻辑符号位超前进位位超前进位(jnwi)全加器集全加器集成电路有：成电路有：CT54 283/CT74 283、CT54 S 283/CT74 S 283、CT54 LS 283/ CT74 LS 283、CC4008等。等。第11页/共106页第十二页，共106页。 加法器的应用加法器的应用(yngyng)例：试用四位例：试用四位(s wi)加法器实现加法器实现8421BCD码至余码至余3BCD码的码的转换。转换。实现：实现：N位加法运算位加法运算(yn sun)、代码转换、减法器、十进制加、代码转换、减法器、十进制加法法解：余解：余3 3码比码比84218421码多码多3 3，因此：，因此：F F3 3F F2 2F F1 1F F0 0=A=A3 3A A2 2A A1 1A A0 0+0011+0011A A3 3AA0 0：84218421码码B B3 3BB0 0：00110011（3 3）CICI0 0：0 0第12页/共106页第十三页，共106页。4.1.3 编码器编码器一、编码器一、编码器1. 编码：把输入的高低电平编成一个对应编码：把输入的高低电平编成一个对应(duyng)的二进制代码。的二进制代码。反之是译码。反之是译码。什么什么(shn me)是编码是编码？二进制代码二进制代码(di m)(di m)某种控制信息、符号等某种控制信息、符号等译译 码码编编 码码译码器译码器编码器编码器 把每一输入信号把每一输入信号转化为对应的编码，转化为对应的编码，这种组合逻辑电路称这种组合逻辑电路称为编码器。为编码器。 第13页/共106页第十四页，共106页。 有一键盘输入电路，一共有有一键盘输入电路，一共有8个按键，键按下时，对个按键，键按下时，对应的输入信号为高电平。输出应的输入信号为高电平。输出(shch)为按键的编码。为按键的编码。 编码器的作用就是把每一个键信号转化成相应编码器的作用就是把每一个键信号转化成相应(xingyng)的编码（键码）的编码（键码） 编码器K0VCCY2I0K7K1I7I1Y1Y0键码能识别输入（请求编码）信号的优先能识别输入（请求编码）信号的优先(yuxin)级别，并进行编码的逻辑部件级别，并进行编码的逻辑部件称为优先称为优先(yuxin)编码器。编码器。编码器的输入端子数编码器的输入端子数N和输出端子数和输出端子数n应该满足关系式：应该满足关系式：N2n。第14页/共106页第十五页，共106页。0 0 00 0 10 1 00 1 11 0 01 0 11 1 0 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 10 1 1 1 1 1 1 1 I0 I1 I2 I3 I4 I5 I6 I7 Y2Y1Y0低电低电平有平有效效(yuxio)优先级最高优先级最高2. 优先优先(yuxin)编编码器码器允许同时输入两个以上的编码信号，但信号有优先顺序允许同时输入两个以上的编码信号，但信号有优先顺序(shnx)，只对最高优先级的一个信号进行编码。，只对最高优先级的一个信号进行编码。第15页/共106页第十六页，共106页。1&1&1&1&.11.11.11.11.1111. .YS(15)YEX(14)Y0(9)Y1(7)Y2(6)(5)ST(4)IN7(3)IN6(2)IN5(1)IN4(13)IN3(12)IN2(11)IN1(10)IN0图4- -1- -8 优先编码器逻辑图选通输出选通输出(shch)端端 1：电路工作，有编码输入：电路工作，有编码输入扩展输出端扩展输出端 0：电路：电路(dinl)工作，且有编码输入工作，且有编码输入使能输入使能输入0 0：电路可以：电路可以(ky)(ky)工作工作第16页/共106页第十七页，共106页。逻辑逻辑(lu j)函数表达式函数表达式 若不考虑附加电路若不考虑附加电路ST、YS、YEX，则电路输出方程为：，则电路输出方程为： 12463465670245345671456745672ININININININININININYININININININININYININININININININY 第17页/共106页第十八页，共106页。输入输入输出输出STIN0IN1IN2IN3IN4IN5IN6IN7Y2Y1Y0YEXYS111111011111111111100000001001001010011010010011101101001111100010011111101010011111111001001111111111011高电平，高电平，0低电平，任意，输入低电平，任意，输入(shr)低低电平有效。电平有效。表4-1-3 8线-3线优先(yuxin)编码器真值表选通输入端选通输入端，低电平有效。，低电平有效。选通输出端选通输出端，高电平有效。，高电平有效。扩展端扩展端，低电平有效。，低电平有效。第18页/共106页第十九页，共106页。IN0IN1IN2IN3IN4IN5IN6IN7ST0/Z101/Z112/Z123/Z134/Z145/Z156/Z167/Z171011121314151617HPRI/BIN1aENaY0Y1Y22a4aaYEXYS181图4-1-9 8线-3线优先编码器CT54148/CT74148逻辑(lu j)符号常用中规模常用中规模(gum)优先编码优先编码器器8线线-3线优先线优先(yuxin)编编码器：码器：CT54148/CT74148CT54LS148/CT74LS148CC453210线线-4线优先线优先(yuxin)编编码器：码器：CT54147/CT74147CT54LS147/CT74LS147CC40147第19页/共106页第二十页，共106页。012 34567ENHPRI/BIN低位片低位片STYSY0Y1Y2YEX012 3 4567ENHPRI/BIN高位高位(o wi)片片STYSY0Y1Y2YEX&Y0Y1Y2Y3&YEX0 1 2 3 4 5 6 78 9 101112131415编码器的功能编码器的功能(gngnng)扩展扩展用两片用两片8线线-3线优先线优先(yuxin)编码器扩展成为编码器扩展成为16线线-4线优先线优先(yuxin)编码器。编码器。低位低位高位高位扩展位扩展位用两片用两片74148构成构成16线线4线优先编码器。线优先编码器。将将A0A15的的16个低电平输入信号编码成个低电平输入信号编码成1111 0000的的16个个4位二进制代码位二进制代码 第20页/共106页第二十一页，共106页。1、2线线-4线译码器线译码器输入输入(shr)(shr)：n n位二进制代码位二进制代码输出：输出：m m位控制位控制(kngzh)(kngzh)信息信息m=2nm=2n译码规则：对应输入的一组二进制代码译码规则：对应输入的一组二进制代码(di m)(di m)有且仅有一个输有且仅有一个输出端为有效电平，其余输出端为相反电平出端为有效电平，其余输出端为相反电平 译码输入译码输入 译码输出译码输出 a1 a0 y0 y1 y2 y3 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 02位二进制译码器位二进制译码器有效电平为有效电平为“0 0”4.1.4 译码器译码器第21页/共106页第二十二页，共106页。STA1A0Y3Y2Y1Y0111110001110001110101010110110111表4- -1- -4 2线-4线译码器真值表1高电平，高电平，0低电平，任意低电平，任意(rny)，低电平有效。，低电平有效。选通端选通端ST（低电平有效（低电平有效(yuxio)）BIN/OCTY0STY1Y2Y3A0A112EN01232线-4线译码器逻辑符号第22页/共106页第二十三页，共106页。3线线- -8线译码器线译码器BIN/OCTY0STBY1Y2Y3A0A112EN0123图4-1-14 3线-8线译码器逻辑(lu j)符号4567Y4Y5Y6Y7STCSTAA24&STASTB+STCA2A1A0Y0Y1Y2Y3Y4Y5Y6Y71 111111110 1111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110表4- -1- -6 3线-8线译码器真值表的最小项。的最小项。、为输入变量为输入变量，）（012CBAAAAmmSTSTSTYiii 选通信号，高电平有效。选通信号，高电平有效。选通信号，低电平有效选通信号，低电平有效。第23页/共106页第二十四页，共106页。4线线- -10线译码器（二十进制译码器）线译码器（二十进制译码器）BCD/DECY0Y1Y2Y3A0A1120123图4-1-15 4线-10线译码器逻辑(lu j)符号4567Y4Y5Y6Y7A24A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y900000111111111000110111111110010110111111100111110111111010011110111110101111110111101101111110111011111111110111000111111110110011111111110101011111111111011111111111111001111111111110111111111111110111111111111111111111111表4- -1- -7 4线-10线译码器真值表A3889Y8Y9无效输入状态。无效输入状态。第24页/共106页第二十五页，共106页。 译 码 器 的 功 能 译 码 器 的 功 能(gngnng)扩展扩展STBIN/OCT12EN图4-1-13 2线-4线译码器扩展(kuzhn)成3线-8线译码器A03210Y4Y5Y6Y7Y0Y1Y2Y3BIN/OCT12EN32101A1A2ST1111111011111111101011111110111011111011100111101111110110111110101011111110001111111000Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2表4- -1- -5 图4- -1- -13所示电路功能表 注意：新增的输入端一般作为注意：新增的输入端一般作为(zuwi)最高位输入端，这样可最高位输入端，这样可以使得输出端排列有序。以使得输出端排列有序。用用2线线-4线译码器扩展成线译码器扩展成3线线-8线译码器。线译码器。第25页/共106页第二十六页，共106页。用用2线线-4线和线和4线线-10线译码器扩展线译码器扩展(kuzhn)成成5线线-32线译码线译码器。器。DBIN/OCT12EN图4-1-16 利用(lyng)BIN/OCT和BCD/DEC构成5线-32线译码器0123BCD/DECA10 12 3A0A3A2456 789Y0Y7BCD/DECA10 123A0A3A2456789Y8Y15BCD/DECA10 12 3A0A3A2456 789Y16Y23BCD/DECA10123A0A3A2456 789Y24Y31A1A0A3A2A4片片产生产生4个片选通信号个片选通信号(xnho)，每次选中一片，每次选中一片4线线-10线线译码器，从译码器，从8个输出端中输出一个有效信号个输出端中输出一个有效信号(xnho)，其余各片，其余各片输出均为输出均为1。第26页/共106页第二十七页，共106页。0 00 00 01 10 00 00 01 10 01 11 10 00 00 01 11 10 01 10 01 11 11 11 11 1 由总线来的数字信号输送到不同由总线来的数字信号输送到不同(b tn)(b tn)的下级电路的下级电路中去。中去。 电 路电 路0电路电路7A0A1A2数据从STA输入和从STB输入有什么不同？译码器用作数据译码器用作数据(shj)分配分配器器BIN/OCTY0STBY1Y2Y3A0A112EN01234567Y4Y5Y6Y7STCSTAA24&第27页/共106页第二十八页，共106页。6. 译码器用作译码器用作最小项译码器最小项译码器当逻辑函数当逻辑函数(hnsh)的输入变量作为的输入变量作为3-8线译码器的输入线译码器的输入，输出将是此逻辑函数，输出将是此逻辑函数(hnsh)的全部最小项的译码输的全部最小项的译码输出。出。ABC001ABCABC输入变量输入变量m0m1m2m3m4m5m6m7BIN/OCTY0STBY1Y2Y3A0A112EN01234567Y4Y5Y6Y7STCSTAA24&第28页/共106页第二十九页，共106页。例例 用译码器实现用译码器实现(shxin)组合逻辑电路组合逻辑电路F1（A,B,C）=ABC+AC+BC 将将F1转换成最小项之和的形式转换成最小项之和的形式(xngsh)：F1=ABC+ABC+ABC+ABC+ABC=m0+m5+m7+m1 =m0 m1 m5 m7=Y0Y1Y5Y7CBA100第29页/共106页第三十页，共106页。例例 试用试用(shyng) 74LS138(shyng) 74LS138和与非门构成一位全加器。和与非门构成一位全加器。 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 输入输入 输出输出 Ai Bi Ci Si Ci+1 0 0 0 0 00 1 1 0 10 0 1 1 00 1 0 1 0真值表Si =7)4 2 (1 m 、Ci+1 = )7 6 5 3( m、全加器的最小项表达式应为全加器的最小项表达式应为742174217421iY Y Y YmmmmmmmmS7653765376531iY Y Y YmmmmmmmmC第30页/共106页第三十一页，共106页。742174217421iY Y Y YmmmmmmmmS7653765376531iY Y Y YmmmmmmmmC第31页/共106页第三十二页，共106页。abcdefgA0A1A2A3BIN/7.SEG&1abcdefgLTBI/RBORBI图4-1-19 七段显示译码器逻辑(lu j)符号7 7七段显示七段显示(xinsh)(xinsh)译码器译码器图4-1-18 七段字形(z xn)(1)功能：功能：将输入的二十进制将输入的二十进制代码转换成十进制数码对应各段的代码转换成十进制数码对应各段的驱动信号。驱动信号。LT为灯测试输入，低电平有效。为灯测试输入，低电平有效。BI/RBO为消隐（熄灭状态）输入为消隐（熄灭状态）输入和灭零输出端口，低电平有效。和灭零输出端口，低电平有效。RBI为灭零输入，低电平有效，使得显为灭零输入，低电平有效，使得显示器只显示非零的数据。示器只显示非零的数据。第32页/共106页第三十三页，共106页。(2) 显示显示(xinsh)原理原理 七段七段LED数码管中的数码管中的ag实际上为发光二极管，利用点实际上为发光二极管，利用点亮其中亮其中(qzhng)某几段来构成某几段来构成09字形。如字形。如 当当af=1 ，g=0时，显示时，显示(xinsh)字形字形0当当b=c=1，a=d=e=f=g=0时，显示字形时，显示字形1当当a=b=d=e=g=1，c=f=0时，显示字形时，显示字形20a ab bd dc ce ef f1c cb b2b ba ag ge ed d第33页/共106页第三十四页，共106页。(3) BCD七段显示七段显示(xinsh)译码器译码器显示译码器a ab bc cd df fe eg gACBD8421BCD8421BCD码码七段显示七段显示(xinsh)(xinsh)码码00001111110第34页/共106页第三十五页，共106页。 A B C D a b c d e f g 字型字型 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0 1 1 1 1 1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 1 1 10 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0123456789消隐消隐消隐消隐消隐消隐消隐消隐消隐消隐 消隐消隐 真值表真值表第35页/共106页第三十六页，共106页。将将BI/RBO与与RBI配合使用，可实现多位数码显示的灭零控制和配合使用，可实现多位数码显示的灭零控制和数码的闪烁数码的闪烁(shn shu)效果。效果。十进制十进制或功能或功能输入输入 BIRBO输出输出字形字形LT RBI A3A2A1A0YaYbYcYdYeYfYg01100001111111011000110110000 151111110000000消隐消隐 00000000脉冲消脉冲消隐隐10000000000000灯测试灯测试0 11111111表4-1-8 七段显示(xinsh)译码器功能表第36页/共106页第三十七页，共106页。7448器件器件(qjin)：A3,A2,A1,A0：BCD码输入码输入(shr)信号信号YaYg：译码输出：译码输出(shch)，高电平有效，高电平有效BI/RBO灭灯信号输入灭灯信号输入/灭零输出信号灭零输出信号当当LT=0且且BI=1（无效）时，不论（无效）时，不论A3A0状态如何，状态如何，YaY Yg输出有效。输出有效。RBI=0（LT=1）时，不显示数码）时，不显示数码0 (其它数码正常显示）其它数码正常显示） 。LT：试灯信号输入：试灯信号输入。RBI：灭零输入信号。：灭零输入信号。（1）熄灭信号输入。低电平时，不论）熄灭信号输入。低电平时，不论A3A0何状态，驱动数码管熄灭（全灭）何状态，驱动数码管熄灭（全灭）（2）灭零输出信号。）灭零输出信号。A3A0=0000，RBI=0时（需要把零熄灭），时（需要把零熄灭），RBO=0第37页/共106页第三十八页，共106页。7448驱动(q dn)BS201的电路第38页/共106页第三十九页，共106页。4.1.5 数值数值(shz)比较器比较器任务：比较两个数字任务：比较两个数字(shz)的大小的大小输入：两个二进制数字输入：两个二进制数字(shz) 输出：比较结果，大于，小于，等于输出：比较结果，大于，小于，等于输出输出 COMPA1An-1B0L (AB)Bn-1B1A0L (AB)L ( A=B )输入输入第39页/共106页第四十页，共106页。1、1位数值位数值(shz)比较器比较器A B Y1 (AB) Y2 (AB) Y3 (A=B) 0 00 11 01 111 0110110110真值表真值表BAY 1BAY 2BABABAABBAY3逻辑逻辑(lu j)表达式：表达式：输出输出(shch)低电平有效低电平有效第40页/共106页第四十一页，共106页。ABABY2（AB）B第41页/共106页第四十二页，共106页。2、多位数值、多位数值(shz)比较器比较器多位数比较多位数比较(bjio)，自高位向低位逐位比较，自高位向低位逐位比较(bjio)设四位设四位(s wi)数字为数字为A：A3A2A1A0，B：B3B2B1B0， 先比最高位先比最高位A3B3，则，则AB； 最高位相同最高位相同A3=B3，比次高位，比次高位A2B2，则结果，则结果AB；各位都相同时，各位都相同时，A=B 典型器件：典型器件：4位数码比较器位数码比较器CC14585第42页/共106页第四十三页，共106页。CC14585:第43页/共106页第四十四页，共106页。A3B3 A2B2 A1B1 A0B0 级联输入级联输入I(AB) I(AB）I(A=B) Y(AB) Y(AB)Y(A=B) A3B3 1 0 0 A3B3 0 1 0 A3=B3 A2B2 1 0 0 A3=B3 A2B2 0 1 0 A3=B3 A2=B2 A1B1 1 0 0 A3=B3 A2=B2 A1B1 0 1 0 A3=B3 A2=B2 A1=B1 A0B0 1 0 0 A3=B3 A2=B2 A1=B1 A0B0 0 1 0 A3=B3 A2=B2 A1=B1 A0=B0 1 0 0 1 0 0 A3=B3 A2=B2 A1=B1 A0=B0 0 1 0 0 1 0 A3=B3 A2=B2 A1=B1 A0=B0 0 0 1 0 0 1 第44页/共106页第四十五页，共106页。低位的输出低位的输出(shch)与高位的控制输入连接与高位的控制输入连接例例1：八位：八位(b wi)二进制数比二进制数比较器较器 解：位扩展解：位扩展(kuzhn)，用两片，用两片4位比位比较器较器第45页/共106页第四十六页，共106页。例例2：用比较器构成：用比较器构成(guchng)8421BCD 码码 表示的一位十表示的一位十进制数四舍五入电路。进制数四舍五入电路。解解: A3A0：8421BCD码码B3B B0 0：0 0100（十进制数（十进制数4）A A B B输出输出(shch)(shch)端用于判别端用于判别0 010 00 0数值大于数值大于4，判断，判断(pndun)输出输出1，小于，小于4，输，输出出0010第46页/共106页第四十七页，共106页。4.1.6 数据数据(shj)选择器选择器功能：选择功能：选择(xunz)多个输入通道中的任意一路信号传送多个输入通道中的任意一路信号传送到输出到输出 端，作为输出信号。端，作为输出信号。数据数据(shj)输输出出地址码地址码 YD7D1D0A2A1A0多多路路数数据据输输入入0 0 0D0D0MUX图4- -1- -27 数据选择器通用逻辑符号第47页/共106页第四十八页，共106页。MUXD10D11D12D13010123G030123ENEND20D21D22D23Y1Y2ST1A0A1ST2双双4选选1数据选择器逻辑数据选择器逻辑(lu j)符号符号D23D13110D22D12010D21D11100D20D10000001Y2Y1A0A1ST1(ST2)表4- -1- -11 双4选1数据选择器真值表通过通过A1A0的种组合的种组合(zh)，可以从，可以从D3D0路输入数路输入数据中选择路送到输出端，据中选择路送到输出端，从而实现了数据选择的功能从而实现了数据选择的功能。ST1ST2为选通端，低电平有效为选通端，低电平有效(yuxio)1、双、双4选选1数据选择器数据选择器Y1=D10(A1A0)+D11(A1A0) +D12(A1A0)+D13(A1A0) =miDi mi是是A1A0的最小项的最小项第48页/共106页第四十九页，共106页。MUXSTA0A1A2D0D1D2D3D4D5D6D70201234567G07YW图4- -1- -30 8选1数据选择器逻辑符号EN2、八选一数据、八选一数据(shj)选择器选择器STA2A1A0YW1010000D0D00001D1D10010D2D20011D3D30100D4D40101D5D50110D6D60111D7D7表4-1-12 8选1数据(shj)选择器真值表数据选择数据选择(xunz)端（地址端）为端（地址端）为A2A0，二进制译码，二进制译码，输入端输入端D0D7选择选择(xunz)其一，其一，Y为输出，为输出，W为互补输出，为互补输出，ST为选通端为选通端第49页/共106页第五十页，共106页。2). 逻辑逻辑(lu j)函数表达式：函数表达式： （mi是是A2A1A0的最小项）的最小项） A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7=miDiF=F=STA2A1A0YW1010000D0D00001D1D10010D2D20011D3D30100D4D40101D5D50110D6D60111D7D7第50页/共106页第五十一页，共106页。 用使能端，可将两片用使能端，可将两片8选选1数据选择器扩展数据选择器扩展(kuzhn)16选选1数据选择器（如何扩展数据选择器（如何扩展(kuzhn)？）？） 数据选择器的功能数据选择器的功能(gngnng)(gngnng)扩展扩展合理地利用合理地利用(lyng)数据选择器的选通端，可以实现功能扩数据选择器的选通端，可以实现功能扩展。展。D8 D15A0A1A0END0D1D2D3D4D5D6D774LS151YA2A1A0EN74LS151YA21A3A2A11D0 D7D0D1D2D3D4D5D6D7第51页/共106页第五十二页，共106页。MUXA0A1D0D1D2D3010123G030123ENEND4D5D6D7A21Y1由CT74153双4选1数据(shj)选择器组成8选1数据(shj)选择器双双4选选1数据数据(shj)选择器扩展为选择器扩展为8选选1数据数据(shj)选择器选择器第52页/共106页第五十三页，共106页。 将并行输入将并行输入(shr)变成串行输出变成串行输出 当当ABC由由000111时，时，MUX将将D0D7八位并行数据八位并行数据(shj)依次在依次在Y端输出成为串行数据端输出成为串行数据(shj)。 Y输出端的波形输出端的波形如下：如下： 并行数据并行数据串 行 数串 行 数据据A1A0ED0D1D2D3D4D5D6D78选选1 MUXYA2ABC00 010111第53页/共106页第五十四页，共106页。301201101001DAADAADAADAAY将逻辑变量将逻辑变量(binling)地址码地址码A1A0其余逻辑变量其余逻辑变量(binling)Di 构成需要的逻辑构成需要的逻辑(lu j)函数函数例例1：用四选一数据：用四选一数据(shj)选择器实现函数选择器实现函数)7 , 6 , 4 , 3 , 1 (),(mCBAF解：解：),(CBAFABCCABCBABCACBA1 ABCBABCACBA实现逻辑函数实现逻辑函数第54页/共106页第五十五页，共106页。由此可得：由此可得：CDD10CD 213D“0”BAC“1”1 ABCBABCACBA D0 D1 D2 D3F(A,B,C)D0D1D2D3ENA1A0Y1F(A,B,C)第55页/共106页第五十六页，共106页。例例2：用：用8选选1 MUX实现实现 CBAL 将将 ABCCBACBACBACBAL 具体具体(jt)电路图电路图思考思考(sko)1：如果：如果A2=C，A1=B，A0=A，相应的接线应如何？，相应的接线应如何？ 思考思考(sko)2：如果用四选一的选择器如何实现？：如果用四选一的选择器如何实现？ A1A0ED0D1D2D3D4D5D6D78选选1 MUXYA2ABC“1”L“0”令令A2=A，A1=B，A0=C，L=ABC 1 +ABC 1+ABC 1+ABC 1 D1 D2 D4 D7D1=D2=D4=D7=1 ，D0=D3=D5=D6=0 即得即得L=Y 第56页/共106页第五十七页，共106页。例例3：用：用8选选1数据选择器实现数据选择器实现(shxin)函数函数 F(A,B,C,D) = m(1,5,6,7,9,11,12,13,14)F(A,B,C,D)=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCDm0m2m3m3m4m5m6m6m7三输入三输入(shr)变量函数变量函数CBAY070 1 2 3 4 5 6 7GMUXA0ENFA1A2ST1D.1第57页/共106页第五十八页，共106页。例例4用用8选选1数据选择器实现逻辑数据选择器实现逻辑(lu j)函数函数 F(A,B,C,D,E) = m(0,1,3, 9, 12, 23,26,31)F(A,B,C,D,E) =ABCDE+ABCDE+ABCDE+ABCDE+ABCDE+ABCDE+ABCDE+ABCDEm0m0m0m2m3m5m6m7三输入变量三输入变量(binling)函数函数m0(D+E)D0=D+E，D2=DE，D3=DE , D5=DE , D6=DE ,D7=DED1=D4=0第58页/共106页第五十九页，共106页。CBA0 1 2 3 4 5 6 7G07MUXYENFA0A1A2STD0=D+E，D2=DE，D3=DE , D5=DE , D6=DE ,D7=DED1=D4=0DE11&1&第59页/共106页第六十页，共106页。用数据选择器来实现用数据选择器来实现(shxin)逻辑函数时，应注意以下几点：逻辑函数时，应注意以下几点： 1当逻辑函数的变量个数与数据选择器输入端个数相等时，可当逻辑函数的变量个数与数据选择器输入端个数相等时，可直接直接(zhji)用数据选择器来实现所要实现的逻辑函数。用数据选择器来实现所要实现的逻辑函数。 2当逻辑函数的变量个数多于数据当逻辑函数的变量个数多于数据(shj)选择器选择输入端选择器选择输入端数目时，应分离出多余变量，将余下的变量分别有序地加到数目时，应分离出多余变量，将余下的变量分别有序地加到数据数据(shj)选择器的数据选择器的数据(shj)输入端。输入端。 3一个数据选择器只能用来实现一个多输入变量的单输出逻辑函数一个数据选择器只能用来实现一个多输入变量的单输出逻辑函数。 第60页/共106页第六十一页，共106页。CBACBACBAF 练习练习(linx)： 用四选一和八选一数据选择器分别实现函数用四选一和八选一数据选择器分别实现函数D0D1D2D3ENA1A0Y0 1 2 3 4 5 6 7G07MUXYENFA0A1A2ST第61页/共106页第六十二页，共106页。4.1.7 奇偶奇偶(q u)产生产生/校验电路校验电路奇偶校验：在信息码之后，加一位校验码位，使码组中奇偶校验：在信息码之后，加一位校验码位，使码组中1 1的的码元个数为奇数或偶数。若有一位由变为或由变为，码元个数为奇数或偶数。若有一位由变为或由变为，则码组中的码元数的奇偶性不符原先约定则码组中的码元数的奇偶性不符原先约定(yudng)(yudng)，因而能，因而能检测出有一位差错。检测出有一位差错。有奇偶校验能力及能产生校验奇偶码的电路称为奇偶检验有奇偶校验能力及能产生校验奇偶码的电路称为奇偶检验/ /产生电路。产生电路。2k+12k(a) 奇校验单元奇校验单元(b) 偶校验单元偶校验单元图4-1-32 奇偶校验单元逻辑符号概念概念(ginin)第62页/共106页第六十三页，共106页。9位奇偶位奇偶(q u)产生器产生器/校验器校验器若输入若输入(shr)(shr)中的个数为偶数，则中的个数为偶数，则EVENFODDF ODEV,ODDFEVENF ODEV,若输入若输入(shr)(shr)中的个数为奇数，则中的个数为奇数，则EVEN：偶输入控制端偶输入控制端ODD：奇输入控制端奇输入控制端FEV：偶输出偶输出FOD：奇输出奇输出FEVFODG3 (EVEN)G4 (ODD)EVENODDABCDEFGH2k=4334图4- -1- -33 9位奇偶产生器/校验器(CT54180/CT74180)的逻辑符号第63页/共106页第六十四页，共106页。表4-1-13 9位奇偶(q u)产生器/校验器真值表输输 入入输输 出出AH中中1的数目的数目EVENODDFEVFOD偶数偶数1010偶数偶数0101奇数奇数1001奇数奇数011011000011第64页/共106页第六十五页，共106页。奇偶校验器的应用奇偶校验器的应用(yngyng)EVENODDABCDEFGH2k+1EVENODDABCDEFGH2k+11D0D7D0D7FODFODFEV1图4-1-34 奇偶校验系统(xtng)奇数奇数(j sh)产生器。若输入中有奇数产生器。若输入中有奇数(j sh)个个1，则，则FOD=0；反之；反之FOD=1。奇数校验器奇数校验器。若传输正确，则。若传输正确，则FOD=1，FEV=0；否则相反。；否则相反。奇奇数数1奇奇数数100110奇奇数数1偶偶数数111010第65页/共106页第六十六页，共106页。4.2组合逻辑电路组合逻辑电路(lu j din l)设计设计4.2.2采用采用(ciyng)中规模集成器件实现组合逻辑函数中规模集成器件实现组合逻辑函数4.2.1采用采用(ciyng)小规模集成器件的组合逻辑电路设计小规模集成器件的组合逻辑电路设计第66页/共106页第六十七页，共106页。一、组合逻辑电路的设计一、组合逻辑电路的设计(shj)方法方法根据给出的实际逻辑问题根据给出的实际逻辑问题(wnt)，求出实现此功能的最简单逻辑，求出实现此功能的最简单逻辑电路。电路。设计设计(shj)步骤：步骤：列列真真值值表表简简化化函函数数式式画画逻逻辑辑图图实实际际逻逻辑辑问问题题公式法公式法图形法图形法表达式变换表达式变换根据设计所用根据设计所用芯片要求芯片要求4.2.1 采用小规模集成器件的组合逻辑电路设计采用小规模集成器件的组合逻辑电路设计第67页/共106页第六十八页，共106页。例例1： 设计设计(shj)一个监视交通信号灯工作状态的逻辑电路一个监视交通信号灯工作状态的逻辑电路 R Y G Z 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 1 0 1 1 11、逻辑、逻辑(lu j)抽象，列真值表抽象，列真值表Z=0Z=11 00 010001Z=RAG+RAG+RAG+RAG+RAG2、写出逻辑、写出逻辑(lu j)函数式函数式3、选小规模集成门电路、选小规模集成门电路第68页/共106页第六十九页，共106页。4、化简逻辑、化简逻辑(lu j)函数函数Z=RAG+RA+RG+AG5、根据、根据(gnj)上式画出逻辑电路图上式画出逻辑电路图第69页/共106页第七十页，共106页。例例1 1有一火灾有一火灾(huzi)(huzi)报警系统，设有烟感、温感和紫外光感三种报警系统，设有烟感、温感和紫外光感三种不同类型的火灾不同类型的火灾(huzi)(huzi)探测器。为了防止误报警，只有当其中有两种或探测器。为了防止误报警，只有当其中有两种或两种类型以上的探测器发出火灾两种类型以上的探测器发出火灾(huzi)(huzi)探测信号时，报警系统才产生报探测信号时，报警系统才产生报警控制信号，试设计产生报警控制信号的电路。警控制信号，试设计产生报警控制信号的电路。令令A、B、C分别代表烟感、温感和紫外光感三种探测器的探测信号，分别代表烟感、温感和紫外光感三种探测器的探测信号，“1”表示表示(biosh)有火灾探测信号，有火灾探测信号， “0”表示表示(biosh)没有火灾探测没有火灾探测信号；信号；最终是否产生报警信号为电路的输出，设为最终是否产生报警信号为电路的输出，设为F， “1”表示表示(biosh)产生产生报警信号，报警信号， “0”表示表示(biosh)不产生报警信号。不产生报警信号。第70页/共106页第七十一页，共106页。第二步：第二步： 根据电路设计对所使用根据电路设计对所使用(shyng)器件的要求，将输器件的要求，将输出表达式变换成适当的形式。出表达式变换成适当的形式。第一步：第一步：列写真值表，求得最简列写真值表，求得最简与或与或表达式。表达式。11001100B10101010C11101000F01111000A表4- -2- -1 例4- -1真值表001001110001111001ABC CBCABAFBCACABF 图4- -2- -2 例4- -1卡诺图与或式：与或式：或与式：或与式：第71页/共106页第七十二页，共106页。(1) 若采用与非器件若采用与非器件(qjin)，则变换成，则变换成与非与非-与非表达式。与非表达式。BCACABBCACABF &ABCF(2) 若采用若采用(ciyng)或非器件，或非器件，则变换成或非则变换成或非-或非表达式。或非表达式。CBCABACBCABAF )()(3) 若采用若采用(ciyng)与或非器件，与或非器件，则变换成与或非表达式。则变换成与或非表达式。CBCABACBCABAF 1ABCF111图4- -2- -4 例4- -1或非结构逻辑图&ABCF11&11图4- -2- -5 例4- -1与或非结构逻辑图图4- -2- -3 例4- -1与非结构逻辑图第72页/共106页第七十三页，共106页。例例2 2在只有原变量输入在只有原变量输入(shr)(shr)，没有反变量输入，没有反变量输入(shr)(shr)条件下条件下，用与非门实现函数，用与非门实现函数F(A,B,C,D)=m(4,5,6,7,8,9,10,11,12,13,14)F(A,B,C,D)=m(4,5,6,7,8,9,10,11,12,13,14)解解 第一步第一步: 作出卡诺图，化简求得最简与或表达式。作出卡诺图，化简求得最简与或表达式。01110111000111100001CDAB010101111110图4- -2- -6 例4- -2卡诺图&ABC&ABDF图4- -2- -7 例4- -2既有原变量输入又有反变量输入时与非结构逻辑图DACBBABAF 化简结果为：化简结果为：如果允许有反变量输入，其逻辑电路如图如果允许有反变量输入，其逻辑电路如图4- -2- -7所示。所示。DACBBABAF 变换为变换为与非与非与非与非式：式：第73页/共106页第七十四页，共106页。ACBBDAACBBDACABDBADACBBABAF )()( 第二步第二步: 对化简结果进一步变换，力对化简结果进一步变换，力求求(lqi)电路最简。电路最简。 由于只有由于只有(zhyu)原变量输入，原变量输入，则其逻辑电路如图则其逻辑电路如图4-2-8(a)所示。所示。图4-2-8 例4-2只有原变量(binling)输入时与非结构逻辑图&BC&ADF1111(a)&BCADF(b) 逻辑电路如图逻辑电路如图4- -2- -8(b)所示。与所示。与图图(a)相比，电路更简单，但仍然不是相比，电路更简单，但仍然不是最佳结果。最佳结果。第74页/共106页第七十五页，共106页。第三步：引入生成第三步：引入生成(shn chn)项，进一步项，进一步改进。改进。DBDABADABA 根据：根据：ABCDBABCDAABCDBABCDAACDBBCDADCABDCBADBDABACACBBAF )()( &ACDBF图4- -2- -8 例4- -2只有原变量输入时与非结构逻辑图(c)该电路仍然是级门结构，只该电路仍然是级门结构，只需要个需要个与非与非门，显然是实现门，显然是实现该函数的最佳结果。该函数的最佳结果。第75页/共106页第七十六页，共106页。在只有原变量输入，没有在只有原变量输入，没有(mi yu)(mi yu)反变量输入的条件下反变量输入的条件下，使用与非门设计的特点：，使用与非门设计的特点：(1) 结构为级门电路，分别是输入级、与项级和输出级（或项级）结构为级门电路，分别是输入级、与项级和输出级（或项级）。(2) 输入级门电路的个数，取决于函数中乘积项所包含的尾部因子种输入级门电路的个数，取决于函数中乘积项所包含的尾部因子种类的多少。类的多少。(3) 与项级包含器件的多少，取决于乘积项的多少。与项级包含器件的多少，取决于乘积项的多少。(4) 输出级总是输出级总是(zn sh)一个与非门。一个与非门。因此：应尽可能地合并乘积项，以减少与项级的器件数；尽可能地减因此：应尽可能地合并乘积项，以减少与项级的器件数；尽可能地减少尾部因子的种类，以减少输入级器件的数目。少尾部因子的种类，以减少输入级器件的数目。第76页/共106页第七十七页，共106页。例例3 3人类有人类有O O、A A、B B、ABAB种基本血型，输血者与受血者的种基本血型，输血者与受血者的血型必须符合血型必须符合(fh)(fh)图示原则。试用与非门设计一血型关系检测图示原则。试用与非门设计一血型关系检测电路，用以